Bài giảng Các bộ biến đổi ADC và DAC - Lê Minh Thùy

Nội dung text: Bài giảng Các bộ biến đổi ADC và DAC - Lê Minh Thùy

1. Các bộ biến đổi ADC và DAC Lê Minh Thùy -3I - HUST 1
2. Nội dung • Giới thiệu • Cấu trúc DAC • Cấu trúc ADC • Các nguồn sai số • Ứng dụng 2
3. Giới thiệu 3
4. Tại sao phải sử dụng ADC và DAC ? • Xử lý tương tự: – cho phép xử lý tín hiệu “trực tiếp” – độ tác động nhanh – thuật toán phức tạp mạch phức tạp giá thành cao • Mạch số: – độ tác động “đủ nhanh” do công nghệ bán dẫn ngày càng phát triển – cho phép xử lý phức tạp với chi phí thấp – không chịu ảnh hưởng của nhiễu “tương tự” 4
5. Thiết bị nào sử dụng ADC và DAC ? 5
6. Digital to Analog Converter (DAC) 7
7. Cấu trúc DAC • Thermometer DAC (hay full-decoder DAC) • Binary-Weighted DAC • R-2R DAC • Segmented DAC • Oversampling DAC 8
8. Thermometer DAC 9
9. Binary-Weighted DAC b VR 3 R3 = R Rf b2 R2 = 2R I - VO b1 2 R1 = 2 R + b 0 3 R0 = 2 R Ví dụ DAC R/2NR 4 bit 10
10. Binary-Weighted DAC VR VR VR VR I b3. b2. b1. b0. R3 R2 R1 R0 V I R b .20 b .2 1 b .2 2 b .2 3 R 3 2 1 0 1 V I R b .23 b .22 b .21 b .20 23 R 3 2 1 0 V R V R . f b .23 b .22 b .21 b .20 O 23 R 3 2 1 0 Tổng quát R N 1 VR f k N: sốbit của DAC VO N 1 . bk 2 2 R k 0 11
11. R-2R DAC Rf b I VR 3 2R N - VO R b2 + 2R b1 R 2R ví dụ DAC mạng b0 R 2R điện trởR -2R 2R 12
12. B=1000 VR 2R N V 2R N R R R R 2R 2R 2R 2R 2R định lýThevenin VR V / 2 N V R R I 2 R 8 R 2R N: điểm đất ảo 13
13. B=0100 2R N R N R R VR 2R R 2R 2R 2R 2R 2R 2R VR định lýThevenin VR V V / 4 N I 4 R R R 4 R 4R 14
14. B=0010 B=0001 V R V V I 8 R R V 2 R 8R I 16 R 1 R 16R Xếp chồng tuyến tính, có: I b3I8 b2I4 b1I2 b0I1 1 V I R b .23 b .22 b .21 b .20 24 R 3 2 1 0 V R V R f b .23 b .22 b .21 b .20 O 24 R 3 2 1 0 Tổng quát DAC N bits Loại DACs mạng điện trởR -2R thường được chế tạo từ6 -20 bits N 1 VR Rf k do cấu trúc chỉ yêu cầu 2 giá trị VO N bk 2 điện trở khác nhau. 2 R k 0 15
15. Segmented DAC • Kết hợp của nhiều kiểu DAC cơ bản để tạo ra DAC có số bit cao hơn – Một DAC sẽ giữ các bit MSBs – Một DAc sẽ giữ các bit LSBs • Có rất nhiều kiểu kết hợp DAc để tạo thành một segmented DAC 16
16. full decoder 17
17. Oversampling DAC • Tham khảo 18
18. Analog-to-Digital Converter (ADC) 19
19. Cấu trúc của ADC • Tích phân 2 sườn xung • Flash ADC (hay parallel ADC) • ADC Xấp xỉ dần • Pipeline ADC • Sigma-Delta ADC 20
20. Tích phân 2 sườn xung Discharge SPDT Va (>0) tích phân so sánh R - V- Vref (<0) - + V+ + SPDT Discharge Control N-bit counter logic clock output, nc 21
21. Tích phân 2 sườn xung V- N Va T1 = 2 T T2 T1 Vref t tích phân Va tích phân Vref Vref Va T làchu kỳ clock. T2 T1 RC RC Nếu biết T2 ta có thể tính được Va theo công quan hệ V T a T 2 1 n Vref c Va N Vref N Va N T1 2 T T2 2 T 2 Vref T2 ncT 22
22. Flash ADC Ví dụ 3 bit Flash ADC 23
23. • Cần 2N điện trở và 2N-1 bộ so sánh • Tốc độ biến đổi nhanh 24
24. ADC xấp xỉ dần 25
25. Thuật toán xấp xỉ dần start w=4 100 yes no X≥4 w=6 110 w=2 010 yes no yes no X≥6 X≥2 w=7 111 w=5 101 w=3 011 w=1 001 yes no yes no yes no yes no X≥1 X≥7 X≥5 X≥3 x=7 x=6 x=5 x=4 x=3 x=2 x=1 x=0 26
26. Pipeline ADC STAGE 1 STAGE M ANALOG INPUT + + ADC - - SAMPLE HOLD SAMPLE HOLD SAMPLE HOLD AMPLIFIER AMPLIFIER AMPLIFIER ADC DAC ADC DAC REGISTER REGISTER PARALLEL DIGITAL OUTPUT 27
27. • Tín hiệu tương tự được đưa vào tầng 1 – ADC của tầng 1 sẽ biến đổi và đưa ra các bit có trong số lớn (MSB) – DAC sẽ biến đổi số trở về giá trị tương tự và được trừ với giá đầu vào. Phần sai lệch sẽ được khuếch đại K = 2n (với n là số bit của ADC và DAC) sau đó được đưa đến tầng tiếp theo. • Nếu có M tầng, mỗi tầng có ADC và DAC n bit thìthu được ADC có (M+1) . n bit. Tuy nhiên thường thì các ADC được chế tạo với M = 1 28
28. ADC kiểu sigma-delta • Tham khảo 29