Bài tập môn Điện tử số

Nội dung text: Bài tập môn Điện tử số

1. Bài tập chương 1 1. Đổi các số nhị phân sau sang số thập phân: a. 10110 d. 1111010111 b. 10001101 e. 10111111 c. 100100001001 2. Đổi các giá trị thập phân sau sang nhị phân: a. 37 d. 205 b. 14 e. 2313 c. 189 f. 511 3. Giá trị thập phân lớn nhất của số nhị phân 8 bit là bao nhiêu,16 bit là bao nhiêu? 4. Đổi các số bát phân sang số thập phân tương ứng: a. 743 d. 257 b. 36 e. 1204 c. 3777 5. Đổi các số thập phân sau sang số bát phân: a. 59 d. 65,535 b. 372 e. 255 c. 919 6. Đổi các số bát phân ở bài 4 thành số nhị phân. 7. Đổi các số nhị phân ở bài 1 thành số bát phân. 8. Đổi các giá trị hex sau thành số thập phân: a. 92 e. 2C0 b. 1A6 f. 7FF c. 37FD 9. Đổi các giá trị thập phân sau sang Hex: a. 75 d. 25,619 b. 314 e. 4095 c. 2048 10. Hãy mã hóa các số thập phân sau thành số BCD, sau đó đổi sang số BCD âm: a. 47 d. 42,689.627 b. 962 e. 1204 c. 187 11. Đổi những số BCD sau thành số thập phân: a. 10010110101010010 c. 0111011101110101 b. 000110000100 d. 010010010010 12. Thực hiện các số chuyển đổi dưới đây. Trong số đó, có thể thử 1 cách tốt nhất trong nhiều cách đã khảo sát. a. (1417)10 = ( . )2 b. (-255)10 = ( )2 c. (1110101000100111)2 =( )10 e. (2497)10 = ( )8 g. (235)8 = ( )10 i. (7A9)16 = ( .)10 k. (1600,123)10 = ( )16 m. (865)10 =( .)BCD n. (100101000111)BCD = ( .)10 Bài Tập Điện Tử Số - Page 1
2. Bài tập chương 2 1. Viết biểu thức Boolean cho ngõ ra X. Xác định giá trị cuả X ứng với các điều kiện ngõ vào có thể và liệt kê các giá trị vào bảng sự thật. (a) (b) 2. Xác định bảng sự thật đầy đủ cho mạch ở bài 1.b bằng cách tìm mức logic hiện diện tại ngõ ra ứng với mỗi sự kết hợp của ngõ vào. Thay cổng OR thành cổng AND, cổng AND thành cổng OR ở bài 1, viết biểu thức ngõ ra. 3. Ứng với mỗi biểu thức bên dưới, xây dựng mạch logic tương ứng, dùng cổng AND, OR, cổng đảo. 4. Viết biểu thức ngõ ra cho mạch sau và xác định bảng sự thật 5. Thay đổi mạch điện được xây dựng trong bài 4 chỉ dùng cổng NAND . Bài Tập Điện Tử Số - Page 2
3. 6. Hoàn tất các biểu thức sau a. A + 1 = f. D . 1 = b. A . A = g. D + 0 = c. B . B = h. C + C = d. C + C = i. G + GF = e. X . 0 = j. y + w y = 7. Đơn giản các biểu thức sau : 8. Đơn giản các biểu thức bên dưới dùng định lý DeMorgan: Bài Tập Điện Tử Số - Page 3
4. Bài tập chương 3 3.1. Đơn giản mạch sau dùng đại số Boolean 3.2. Thiết kế mạch điện logic tương ứng với bảng sự thật sau: 3.3. Thiết kế mạch điện logic có 3 ngõ vào A, B và C. Ngõ ra ở mức HIGH chỉ khi có 2 ngõ vào là mức LOW. 3.4. Một số nhị phân 4 bit có ký hiệu là A 3 A2 A1 A0, với A0 là bit LSB, thiết kế mạch logic mà ngõ ra ở mức HIGH khi các số nhị phân lớn hớn 0010 và nhỏ hơn 1000. 3.5. Thực hiện mạch điện ở bài 3.3 dùng tất cả là cổng NAND 3.6. Thực hiện mạch điện ở bài 3.4 dùng tất cả là cổng NAND 3.7. Một bộ đếm BCD với ngõ ra 4 bit mã BCD hiển thị số xung được đưa vào bộ đếm. Thí dụ, sau 4 xung, ngõ ra của bộ đếm là DCBA = 01002 = 410. Bộ đếm Reset về 0000 tại xung thứ 10 và bắt đầu đếm lại từ đầu. Nói cách khác, ngõ ra DCBA không bao giờ biểu diễn giá trị lớn hơn 10012 = 910. Hãy thiết kế mạch logic với ngõ ra ở mức HIGH khi đếm số 2, 3, 9. Bài Tập Điện Tử Số - Page 4
5. 3.8. Hình sau biểu diễn 4 công tắc trong mạch điều khiển máy copy. Thông thường các công tắc này mở (open). Khi có giấy đi qua công tắc thì đóng (close). Công tắc 1 và 4 không thể đóng (close) tại cùng 1 thời điểm. Hãy thiết kế 1 mạch logic với ngõ ra mức HIGH khi 2 công tắc hay nhiều hơn cùng đóng. 3.9. Hình sau thể hiện mạch nhân hai số nhị phân 2 bit x 1x0 và y1y0 , ngõ ra là số nhị phân z3z2z1z0 tương ứng với tích đại số của 2 số ngõ vào. Hãy thiết kế mạch logic cho mạch nhân. 3.10. Một mã BCD được truyền tới thiết bị nhận từ xa, các bit là A3A2A1A0, với A3 là bit MSB. Mạch nhận gồm 1 mạch phát hiện lỗi BCD để kiểm tra mã nhận. Thiết kế mạch kiểm tra tạo mức HIGH nếu có bất kỳ điều kiện lỗi nào xảy ra. 3.11. Thiết kế mạch logic với điều kiện: tín hiệu ngõ vào A đến ngõ ra Y chỉ khi ngõ vào điều khiển B ở mức LOW và ngõ vào điều khiển C ở mức HIGH, các trường hợp còn lại ngõ ra mức LOW. 3.12. Thiết kế mạch logic điều khiển sự đi qua của 1 tín hiệu A theo các yêu cầu sau: a. Ngõ ra X = A khi ngõ vào điều khiển B và C giống nhau. b. X duy trì mức HIGH khi B và C khác nhau. 3.13. Thiết kế mạch logic có yêu cầu cho ở hình sau. 3.14. Cho hàm Boolean sau: Y = DCBA (3, 5, 6,11,12,13,14,15) + d(4,7,8,9) a). Rút gọn hàm Y, biểu diễn hàm Y dùng cổng logic b). Thực hiện hàm Y dùng MUX 8 sang 1 (74LS151) 3.16. Cho hàm Boolean sau: Y =  ABC(0,1,4) + d(3,6) a). Rút gọn hàm Y, biểu diễn hàm Y dùng cổng logic b). Từ hàm Y rút gọn, biến đổi lại mạch logic dùng toàn cổng NAND c). Thực hiện hàm Y dùng giải mã 3 sang 8 (74LS138) Bài Tập Điện Tử Số - Page 5
6. Bài tập chương 4 4.1. Giả sử ban đầu Q = 0, đưa X, Y đến ngõ vào SET, RESET của 1 RS-FF dùng NAND, xác định dạng sóng Q và Q . 4.2. Giả sử ban đầu Q= 0, đảo dạng sóng ngõ vào X, Y ở bài 4.1, sử dụng RS-FF dùng cổng NOR, xác định dạng sóng Q và Q . 4.3. Dạng sóng bài 4.1 được kết nối với mạch hình sau. Giả sử rằng ban đầu Q=0, xác định dạng sóng Q. 4.4. Một clocked FF cụ thể có tS = 20ns và tH = 5ns. Mất bao lâu để các ngõ vào điều khiển ổn định trước khi xảy ra sự chuyển đổi xung CK 4.5. Một Toggle FF là 1 FF có 1 ngõ vào đơn và hoạt động sao cho trạng thái ngõ ra thay đổi mỗi khi có xung đưa đến ngõ vào. clocked SR-FF có thể được nối để hoạt động trong chế độ này (hình) . Dạng sóng đưa đến ngõ vào CLK là sóng vuông 1KH. Xác định dạng sóng ngõ ra Q, giả sử ban đầu Q = 0. 4.6.a. Hãy trình bày làm thế nào J-K FF có thể hoạt động như 1 toggle FF. Đưa sóng vuông 10kHz đến ngõ vào và xác định dạng sóng ngõ ra. b.Nối ngõ ra Q của FF phần a đến ngõ vào J-K FF thứ 2 (J 2=K2 =1). Xác định tần số dạng sóng tới ngõ ra Q của FF thứ 2. 4.7. Xung CK được đưa đến 2 FF khác nhau: (a) J-K FF kích bằng cạnh lên; (b) J-K FF kích bằng cạnh xuống. Hãy vẽ dạng sóng ngõ ra Q cho mỗi FF trên, giả sử ban đầu Q = 0. Bài Tập Điện Tử Số - Page 6
7. 4.8. Một D-FF được dùng để làm mạch tạo trễ sao cho thông tin xuất hiện ở ngõ ra trễ một thời gian sau khi nó xuất hiện tới ngõ vào D. a/ Xác định dạng sóng Q ở hình sau và so sánh với dạng sóng ngõ vào. b/ Làm thế nào để có thể delay thời gian 2 clock? 4.9. Một D-FF được nối như hình sau. Giả sử ban đầu Q = 0 , xác định dạng sóng Q. 4.10. Xác định dạng sóng Q cho FF ở hình sau. Giả sử ban đầu Q = 0. 4.11. Ban đầu ngõ vào A, B, C trong mạch điện đều ở mức LOW. Giả sử ngõ ra Y ở mức HIGH chỉ khi A, B, C ở mức HIGH trong 1 trình tự nhất định. a/ Xác định trình tự làm Y ở mức HIGH . b/ Giải thích tại sao xung START là cần thiết. c/ Biến đổi mạch này để dùng D-FF. 4.12. Hãy vẽ mạch logic để truyền song song dữ liệu đồng bộ từ 1 thanh ghi 3 bit sang thanh ghi khác dùng FF J- K. 4.13. Làm lại bài 4.12 khi truyền song song bất đồng bộ. 4.14. Thiết kế mạch đếm lên MOD 6 dùng T-FF có xung tác động cạnh lên, Pr và CLR tích cực mức cao. 4.15. Thiết kế mạch đếm lên MOD 10 dùng D-FF có xung tác động cạnh lên, Pr và CLR tích cực mức cao. 4.16. Thực hiện mạch đếm MOD 60 từ bài 4.14 và 4.15. 4.17. Hãy vẽ lưu đồ chuyển đổi trạng thái của mạch đếm xung MOD 6 dùng xung CK tác động cạnh lên và so sánh với sơ đồ đếm xuống dùng xung CK tác động cạnh xuống. Chúng khác nhau như thế nào? Bài Tập Điện Tử Số - Page 7
8. 4.18. a/ Xây dựng 1 mạch đếm nhị phân đếm từ 0 đến 1023 thì phải sử dụng bao nhiêu FF? b/ Xác định tần số tại ngõ ra của FF cuối cùng của mạch đếm này khi tần số xung clock ngõ vào là 2 Mhz. c/ Số MOD của mạch đếm là bao nhiêu?. d/ Nếu ban đầu mạch đếm đếm là 0 thì sau 2060 xung số đếm được là bao nhiêu?. 4.19. Một mạch đếm có tín hiệu clock là 256 KHz , tần số ngõ ra FF cuối cùng là 2KHz . a/ Hãy xác định số MOD. b/ Hãy xác định phạm vi đếm. 4.20. 1 mạch tách sóng quang được sử dụng để tạo 1 xung mỗi khi có 1 khách hàng đi vào. Các xung này được đưa đến bộ đếm 8 bit. Bộ đếm này dùng để đếm số lượng khách hàng đi vào trong cửa hàng. Sau khi cửa hàng đóng cửa, người chủ cửa hàng kiểm tra mạch đếm và thấy rằng nó chỉ một số đếm là 00001001 2 = 910. Anh ta biết rằng điều này không đúng vì có nhiều hơn 9 người trong cửa hàng của ông ta. Giả sử mạch đếm đang làm việc đúng. Lý do nào cho sự trái ngược này?. 4.21. Hãy vẽ lưu đồ chuyển đổi trạng thái của mạch đếm MOD 16. 4.22. Hãy xác định dạng sóng tại Q1, Q2, Q3 . 4.23. Xét mạch sau: Ban đầu tất cả các FF trong trạng thái 1. Hoạt động của mạch bắt đầu với xung Start tức thì được đưa đến các ngõ vào PRE của FF X và Y. Hãy xác định dạng sóng tại A,B,C,X,Y,Z và W trong 20 chu kỳ xung đồng hồ. 4.24. Mạch điện sau có thể sử dụng để phát 2 tín hiệu clock không trùng khớp tại cùng 1 tần số. Các tín hiệu clock này được sử dụng trong vài hệ thống vi xử lý đòi hỏi 4 sự chuyển đổi clock khác nhau để đồng bộ các hoạt động của chúng. Vẽ dạng sóng tại CP1 và CP2 khi tần số clock ngõ vào là 1Mhz. Bài Tập Điện Tử Số - Page 8
9. 4.25. Một mạch đồng bộ có vòng đếm sau: a). Thiết kế bộ đếm trên dùng JK FF có xung tác động cạnh xuống. b). Giả sử trạng thái hiện tại của mạch là 001 tìm trạng thái kế của mạch câu a. 4.26. Thiết kế mạch mã hóa 32 đường sang 5 đường dùng IC 74148 và cổng logic. 4.27. Thiết kế mạch giải mã 4 đường sang 16 đường từ mạch giải mã 2 đường sang 4 đường có ngã vào cho phép. 4.28. Dùng một mạch giải mã 3 sang 8 đường, 2 cổng NAND 3 ngã vào và 1 cổng AND 2 ngã vào để thực hiện các hàm sau: F1 = (1,2,3) ; F2 = (4,5,7) ; F3 = (1,2,3,4,5,7) 4.29. Thiết kế mạch MUX 4 1 từ các MUX 2 1 4.30. Thực hiện hàm Z= AB +BC + CA - Giải mã 3 sang 8 đường (dùng thêm cổng logic nếu cần). - Đa hợp 4 1 (dùng thêm cổng logic nếu cần). BÀI TẬP CHƯƠNG 5 1. Thiết kế bộ đếm đồng bộ có dãy đếm sau: 000, 010, 101, 110 và lặp lại. 2. Làm lại bài 1. Thêm điều kiện các trạng thái không sử dụng 001, 011, 100 và 111 phải luôn luôn nhảy về 000 ở xung đồng hồ kế tiếp. 3. Thiết kế bộ đếm đồng bộ dùng FF-JK với dãy đếm sau: 000, 001, 011, 010, 110,111, 101, 100, 000 . . . 4. a. Thiết kế một mạch đếm đồng bộ dùng FF-JK tác động cạnh xuống, có dãy đếm như sau: 000, 001, 011, 111, 110, 100, 001. . . Những trạng thái không sử dụng được đưa về trạng thái 000 ở xung đồng hồ kế tiếp. Vẽ sơ đồ mạch. b. Mắc nối tiếp một bộ đếm 2 (Dùng FF-JK, tác động cạnh xuống) với bộ đếm đã được thiết kế câu a. Vẽ dạng sóng ở các ngã ra của bộ đếm giả sử trạng thái ban đầu của các ngã ra đều bằng 0. Xác định dãy đếm của mạch. 5. Thiết kế mạch đếm đồng bộ modulo-12 dùng FF JK. Dùng ngã ra mạch đếm để điều khiển hệ thống đèn giao thông: - Đèn xanh cháy trong 40 s - Đèn vàng cháy trong 20s - Đèn đỏ cháy trong 40s - Đèn vàng và đỏ cùng cháy trong 20s. Chu kỳ lặp lại. Cho chu kỳ xung đồng hồ là 10s. 6. Thiết kế mạch đếm đồng bộ dùng FF JK có ngã vào điều khiển X: - Khi X=0 mạch đếm theo thứ tự 0, 2, 4, 6 rồi trở về 0 - Khi X=1 mạch đếm 0, 6, 4, 2 rồi trở về 0. Các trạng thái không sử dụng trong hai lần đếm đều trở về 0 khi có xung đồng hồ. BÀI TẬP CHƯƠNG 7 1. Thiết kế mạch để mở rộng bộ nhớ từ 2Kx4 lên 2Kx8 2. Thiết kế mạch để mở rộng bộ nhớ từ 1Kx4 lên 8Kx4. Cho biết địa chỉ cụ thể của các IC . 3. Thiết kế mạch để mở rộng bộ nhớ từ 2Kx4 lên 16Kx8. Cho biết địa chỉ cụ thể của các IC. Bài Tập Điện Tử Số - Page 9