Bài tập môn học Điện tử số - Trịnh Văn Loan

143 trang haiha333 07/01/2022 10440

Download

Bạn đang xem 20 trang mẫu của tài liệu "Bài tập môn học Điện tử số - Trịnh Văn Loan", để tải tài liệu gốc về máy bạn click vào nút DOWNLOAD ở trên

Tài liệu đính kèm:

bai_tap_mon_hoc_dien_tu_so_trinh_van_loan.pdf

Nội dung text: Bài tập môn học Điện tử số - Trịnh Văn Loan

Trịnh Văn Loan Khoa Công nghệ Thông tin, Đại học Bách khoa Hà Nội BÀI TẬP ĐIỆN TỬ SỐ Bài 1. Chứng minh các biểu thức sau a. AB + A B = AB + AB b. AB + AC = (A + C)(A + B) c. AC + BC = AC + B C Bài 2. Xây dựng bảng thật và viết biểu thức lôgic của hàm F xác định như sau: a. F(A,B,C) = 1 ứng với tổ hợp biến có số lượng biến bằng 1 là một số chẵn hoặc không có biến nào bằng 1. Các trường hợp khác thì hàm bằng 0. b. F(A,B,C,D) = 1 ứng với tổ hợp biến có ít nhất 2 biến bằng 1. Các trường hợp khác thì hàm bằng 0. Bài 3. Tối thiểu hoá các hàm sau bằng phương pháp đại số: a. F(A,B,C,D) = (A + BC) + A(B + C)(AD + C) b. F(A,B,C) = (A + B + C)(A + B + C)(A + B + C)(A + B + C) Bài 4. Tối thiểu hoá hàm sau bằng bìa Các-nô: a. F(A,B,C,D) = R(0,2,5,6, 9, 11,13,14) b. F(A,B,C,D) = R(1,3,5, 8,9,13,14,15) c. F(A,B,C,D) = R(2,4,5,6,7,9,12,13) d. F(A,B,C,D,E) = R(0,1,9,11,13,15,16,17,20,21,25,26,27,30,31) Bài 5. Giả sử có bàn phím gồm có 9 phím đánh số từ 1 đến 9. Hãy thiết kế bộ mã hoá ưu tiên cho bàn phím này. Bài 6. Sơ đồ khối của bộ giải mã 3 đầu vào như hình bên: G1 G2 Nguyên lý làm việc của bộ giải mã: Nếu G1 = 0 hoặc G2 = 1:Các đầu ra của bộ giải mã từ S0 đến S7 đều bằng 1. S0 2 Nếu G1 = 1 và G2 = 0:Ứng với một tổ hợp ABC ở đầu A 2 S1 vào, một trong 8 đầu ra từ S đến S sẽ bằng 0, 7 đầu ra 0 7 Giải S2 còn lại bằng 1. 21 mã B S3 Hãy thiết kế bộ giải mã này chỉ dùng các mạch NAND và S mạch NOT. 0 4 C 2 S 5 S6 S7 1
Trịnh Văn Loan Khoa Công nghệ Thông tin, Đại học Bách khoa Hà Nội Bài 7. Sử dụng 2 bộ chọn kênh 8-1 và các phần tử lôgic cơ bản cần thiết để thiết kế bộ cộng 4 số 1 bit a3, a2, a1, a0. Bài 8. Việc truyền tin từ nguồn số liệu 4 bit d3, d2, d1, d0 đến nơi nhận được thực hiện theo cách truyền song song. Để kiểm tra lỗi truyền, người ta sử dụng tính chẵn, lẻ của số lượng bit bằng 1 trong số 4 bit số liệu đó. Ngoài 4 bit số liệu còn truyền đồng thời bit PE để phục vụ cho kiểm tra lỗi truyền. Hãy phân tích sơ đồ và cho biết cơ chế phát hiện lỗi truyền trong trường hợp này. d d d3 d0 3 0 Nguồn Nhận 4 4 S =1 =1 PE 4 4 =1 Bài 9. Tổng hợp bộ chọn kênh 2-1 dùng chỉ các phần tử NAND có 2 đầu vào. Bài 10. Tổng hợp bộ nhân 2 số 2 bit mà không dùng bộ cộng. Bài 11. Tổng hợp bộ so sánh 2 số 4 bit A = a3a2a1a0 và B= b3b2b1b0 mà không dùng phần tử so sánh. Bộ so sánh có 8 đầu vào là 8 bit của 2 số cần so sánh. Bộ so sánh có 3 đầu ra, mỗi đầu ra bằng 1 sẽ cho biết A > B, A B nếu (a3 > b3) hoặc (a3=b3) và (a2>b2) hoặc (a3=b3) và (a2=b2) và (a1>b1) hoặc ((a3=b3) và (a2=b2) và (a1=b1) và (a0>b0). Lập luận tương tự cho trường hợp A <B. A = B nếu các cặp bit tương ứng đồng thời bằng nhau. Bài 12. Tổng hợp bộ chọn kênh 2-1 có thêm đầu vào CS. Nếu đầu CS = 0 thì bộ chọn kênh hoạt động bình thường, nếu CS =1 thì đầu ra bộ chọn kênh luôn bằng 0. Hãy thực hiện cách mắc 2 bộ chọn kênh 2-1 như trên để có một bộ chọn kênh 4-1. Bài 13. Thực hiện bộ chuyển đổi mã cho phép chuyển đổi từ mã nhị phân 4 bit sang mã chỉ thị 7 thanh như sau: 2
Trịnh Văn Loan Khoa Công nghệ Thông tin, Đại học Bách khoa Hà Nội Bài 14. Tổng hợp mạch tổ hợp thực hiện phép toán sau : M = N + 3, biết rằng N là số 4 bit mã BCD còn M là số 4 bit. Bài 15. Với giá trị nào của tổ hợp (A7A6 A1A0)2 thì S = R A7 A6 & A5 A4 A3 A2 A1 A0 S & R Bài 16. Thực hiện mạch tổ hợp có 2 đầu vào, 1 đầu ra với dạng tín hiệu ở các đầu vào A, B và đầu ra S như sau: A 1 0 t B 1 0 t S 1 0 t Bài 17. Hãy sử dụng 1 bộ chọn kênh để tạo hàm lôgic: F(,A B,C)=++AB BC ABC . Chứng minh câu trả lời. Bài 18. Dùng bộ chọn kênh 8-1 để tạo ra hàm sau: F(A,B,C,D) = R(0,2,5,6,8,11,13,14,15) Chứng minh câu trả lời. 3
Trịnh Văn Loan Khoa Công nghệ Thông tin, Đại học Bách khoa Hà Nội Bài 19. Cho hệ dãy như sau: D0 PR Q0 D1 Q1 D2 Q2 D3 Q3 CLK CLK CLK CLK CLR CLR CLR START CLOCK Cho dạng tín hiệu CLOCK và START như hình vẽ. Hãy vẽ dóng trên cùng trục thời gian tín hiệu ở các đầu ra Q0, Q1, Q2, Q3 và giải thích. CLOCK 1 2 3 4 5 6 7 8 9 10 11 START Bài 19. Cho sơ đồ như sau: CLOCK J QM J QS 1 K QM K QS Giả thiết ban đầu QM = QS = 0. Hãy vẽ dạng QM và QS dóng trên cùng trục thời gian cho 4 xung CLOCK và giải thích. 4
Trịnh Văn Loan Khoa Công nghệ Thông tin, Đại học Bách khoa Hà Nội Bài 20. Cho sơ đồ như sau. Mô tả hoạt động của sơ đồ khi phím P4 được ấn. +5V 20 CLK Bộ Đầu vào đếm 21 đếm môđun 22 8 A MUX B S P7 8→1 C P6 P0 Bài 21. Tổng hợp bộ so sánh liên tiếp hai số A, B có độ dài bit tuỳ ý bằng hệ dãy đồng bộ dùng trigơ JK theo mô hình Moore. Hai số A, B được so sánh bắt đầu từ bit LSB. Bài 22. Cho sơ đồ đồng bộ dùng trigơ T như sau. Hãy phân tích và cho biết chức năng của sơ đồ. ≥1 ≥1 T2 Q2 T1 Q1 CLK CLK Q2 Q1 CLOCK 5
Trịnh Văn Loan Khoa Công nghệ Thông tin, Đại học Bách khoa Hà Nội Bài 23. Bài tập lớn mô phỏng hệ dãy: Tổng hợp hệ dãy đồng bộ dùng trigơ JK theo mô hình Mealy. Hệ có 1 đầu vào x và 1 đầu ra y. Đầu ra y = 1 nếu ở đầu vào x xuất hiện theo qui luật x = 1001. Các trường hợp khác thì y = 0. Bằng ngôn ngữ tuỳ chọn hãy lập trình mô phỏng hệ dãy đã tổng hợp được. 6
HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG ĐỀ THI KẾT THÚC MÔN HỌC KHOA KỸ THUẬT ĐIỆN TỬ 1 BÔ MÔN KỸ THUẬT ĐIỆN TỬ MÔN: ĐIỆN TỬ SỐ Lớp : D06CNTT Hệ đào tạo: Đại học Thời gian thi: 70 phút ĐỀ SỐ 1 Sinh viên làm bài vào giấy thi Phần 1 - Trắc nghiệm – 4 điểm (0.2 điếm/ 1câu): Chọn một đáp án trong các câu sau: 1/ Thời gian truy nhập của 1 RAM là 10 ns, thời gian tối thiểu phải mất đi giữa hai thao tác đọc là bao nhiêu ? a 10 ns b 20 ns c 30 ns d 40 ns 2/ Giả sử trạng thái ban đầu Q Q Q là 000, sau 3 xung Clock thì trạng thái lối ra là bao nhiêu? 0 1 2 a 111 b 011 c 110 d 001 3/ Để xây dựng bộ cộng nhị phân 4 bit theo phương pháp song song thì phải thực hiện: a C nối với C , C nối với C ,C nối với C ,C nối với C V1 R3 R0 V1 R1 V2 R2 V3 b C = ‘0’, C nối với C ,C nối với C ,C nối với C . V0 R0 V1 R1 V2 R2 V3 c C =’1’, C nối với C ,C nối với C ,C nối với C V0 R0 V1 R1 V2 R2 V3 d Không trường hợp nào đúng. 4/ Rút gọn : F (A, B, C) = S (0, 2, 4, 6,7) a AB C b AB C c AB C d ABC 5/ Nếu bộ tạo bit chẵn/ lẻ phát ra chỉ thị parity chẵn thì mẫu dữ liệu gồm a lẻ các bit ‘0’ b chẵn các bit ‘0’ c lẻ các bit ‘1’ d chẵn các bit ‘1’ Page 1
6/ Cho biết dạng sóng của Q của mạch điện trong hình vẽ? 1 a Hình (a). b Hình (b). c Hình (c). d Hình (d) 7/ Trong mạch đa hài đợi như hình vẽ, cho R = 50kΩ, C = 2,2μF, tính độ rộng xung ra của mạch: a T = 1,11 ms b T = 12,1 ms c T = 11,2 ms d T = 121 ms 8/ Mạch giải mã 7 đoạn có mấy đầu vào và mấy đầu ra? a 3 vào và 7 ra b 2 vào và 7 ra c 4 vào và 7 ra d 4 vào và 5 ra 9/ Một trigơ JK ở chế độ lật. Nếu tần số Clock của nó là 2000 hz thì tần số tại lối ra là a 4000 hz b 4000 hz c 500 hz d 1000 hz 10/ Đầu ra của cổng OR ở mức cao: a Mọi lúc. b Khi có bất kỳ lối vào c Khi tất cả lối vào ở d Khi có bất kỳ lối vào nào ở mức cao. mức cao. nào ở mức thấp. 11/ Mạch hợp kênh 15 đường dữ liệu cần bao nhiêu đường địa chỉ? a 5 đường b 3 đường c 6 đường d 4 đường 12/ Thời gian truy nhập của bộ nhớ lưỡng cực so với bộ nhớ MOS là a lâu hơn b bằng nhau c nhanh hơn d Không có trường hợp nào đúng. Page 2
13/ Đồ hình trạng thái của mạch trong hình vẽ là hình nào? a Hình (a). b Hình (b). 14/ IC 7483 là bộ cộng 2 số nhị phân 4 bit, mạch trong hình vẽ có chức năng gì? B'''' B B B 3210 M a Mạch cộng 2 số nhị phân 4 bit b Mạch nhân 2 số nhị phân 4 bit A A A A B B B B c Mạch cộng 2 số nhị phân 4 bit theo bù 1 3 2 1 0 3 2 1 0 d Mạch cộng 2 số nhị phân 4 bit theo bù 2 Co 7483 Ci S S S S 3 2 1 0 15/ Rút gọn : ABBCDA CBC a A B C b AB C c ABCD d ABCD 16/ Đặc điểm nổi bật nhất của mạch dao động đa hài dùng thạch anh là gì? a Biên độ tín hiệu lối ra ổn định b Tần số lối ra có thể điều chỉnh được c Tần số tín hiệu lối ra ổn định d Biên độ lối ra có thể điều chỉnh được 17/ Cần bao nhiêu chu kỳ xung clock đầu vào để phát ra một chu kỳ xung tại lối ra có trọng số lớn nhất (MSB) của bộ đếm nối tiếp 4 bit a 4 b 8 c 16 d 32 18/ Số nhị phân A = 1000 và B = 0111, sau khi so sánh hai số nhị phân thu được kết quả là: a A > B b B > A c A < B d A = B Page 3
19/ Mạch điện sau hoạt động như thế nào nếu như lối vào E ở mức thấp? a Mạch trở thành cổng NAND hai lối vào b Trạng thái lối ra không theo logic cơ bản nào c Mạch trở thành cổng NOR hai lối vào d Mạch trở thành cổng AND hai lối vào 20/ Bộ ghi dịch dùng để dịch trái dữ liệu vào nối tiếp thì luồng bit dữ liệu chuyển động từ a Không có trường hợp nào ở trên. b Từ phải qua trái. c Từ trái qua phải. d Từ phải qua trái sau đó từ trái qua phải. Phần 2 – Bài tập – 6 điểm Câu 1. (2 điểm): Sử dụng IC 7485 để xây dựng bộ so sánh 8 bit (sơ đồ khối, giải thích)? Câu 2. (4 điểm): Thiết kế bộ đếm nghịch, đồng bộ, mod 6, mã trạng thái trong là mã nhị phân. Page 4
HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG ĐỀ THI LẠI KHOA KỸ THUẬT ĐIỆN TỬ 1 MÔN: ĐIỆN TỬ SỐ BÔ MÔN KỸ THUẬT ĐIỆN TỬ Lớp : D06CNTT Hệ đào tạo: Chính qui Thời gian thi: 60 phút ĐỀ SỐ 1 Thí sinh ghi rõ số đề và làm bài vào giấy thi, nộp lại đề sau khi thi. Phần 1 - Trắc nghiệm – 5 điểm (0.2 điếm/ 1câu) Chọn một đáp án đúng nhất trong các câu sau và trả lời vào giấy thi. Ví dụ: 1.a 2.b 1/ Linh kiện lưu giữ bit thông tin của SRAM là a Tụ điện b Trigơ c Transistor d Diode 2/ Cho LED 7 đoạn A chung, muốn hiển thị số 1 thì những thanh nào sáng? a Thanh b và c. b Thanh e và f. c Tất cả các thanh đều sáng trừ thanh c và f. d Thanh a, b, d và e. 3/ Cổng NOT họ TTL: a đòi hỏi ít nhất 1 đầu vào ở mức thấp b dùng để đảo mức logic c đòi hỏi ít nhất 1 đầu vào ở mức cao d có thể sử dụng như bộ khuếch đại 4/ Mạch đa hài đợi là gì? a Là mạch phát xung điều hoà b Là mạch dao động đa hài có chân điều khiển c Là mạch phát xung vuông d Là mạch dao động đa hài có một trạng thái ổn định và một trạng thái tạm ổn định 5/ A = 1001, B = 1010. Bộ so sánh sẽ quyết định A < B: a Dựa trên cặp LSB (cặp BIT 0) b Bởi vì cả hai cặp MSB không bằng nhau c Dựa trên cặp BIT 1 d Bởi vì cả hai cặp MSB bằng nhau 6/ Trong các loại trigơ sau, trigơ nào còn tồn tại tổ hợp cấm: a Trigơ RS b Trigơ D c Trigơ T d Trigơ JK 7/ Cho bộ nhớ có dung lượng là 64k x 8, số đường địa chỉ và đường vào/ra là bao nhiêu? Page 5
a 6 và 8 b 16 và 4 c 6 và 4 d 16 và 8 8/ Cho hình vẽ. Giả sử trạng thái ban đầu Q Q Q là 100, 0 1 2 sau 2 xung Clock thì trạng thái lối ra là bao nhiêu? a 001 b 010 c 000 d 100 9/ Cần bao nhiêu chu kỳ xung clock đầu vào để phát ra một chu kỳ xung tại lối ra có trọng số lớn nhất (MSB) của bộ đếm nối tiếp 5 bit? a 4 b 8 c 16 d 32 10/ Đồ hình trạng thái của mạch điện cho trong hình vẽ sau là hình nào? a Hình (a). b Hình (b). c Hình (c). d Hình (d). 11/ Trong bộ đếm đồng bộ, các lối vào Clock a phải được nối với trigơ LSB của bộ đếm. b phải là dạng xung được phát theo kiểu đơn bước. c phải được nối với trigơ MSB của bộ đếm. d là chung cho mỗi trigơ của bộ đếm. 12/ Rút gọn: (A + B)(A + C) a C + AB b A + BC c A + B d B + AC 13/ Nếu ta có lối vào bộ cộng là Q = Q = 1 và Q = Q = 0 (Q Q Q Q ). A B C D D C B A Dựa vào thông tin đó giá trị đầu ra bộ cộng được tính là: a 0100 nếu số nhị phân A có giá trị là 0001 b Không có trường hợp nào ở trên c 0011 nếu số nhị phân A có giá trị là 0001 Page 6
d 1100 14/ Cho mạch đa hài đợi trong hình vẽ, cho R = 50kΩ, C = 2,2μF tính độ rộng xung ra của mạch: a T = 121 ms b T = 11,2 ms c T = 12,1 ms d T = 1,11 ms 15/ Cho LED 7 đoạn K chung, muốn thanh nào sáng thì Anốt của thanh đó có mức logic gì? a Mức logic 0 b Mức 0 và mức 1 c Không ở mức nào cả d Mức logic 1 16/ Mạch điện sau có chức năng gì? a Mạch bán hiệu. b Mạch bán tổng. c Mạch tổng toàn phần. d Mạch hiệu toàn phần. 17/ Mạch hợp kênh 15 đường dữ liệu cần bao nhiêu đường địa chỉ? a 5 đường b 3 đường c 6 đường d 4 đường 18/ Số đường địa chỉ cần thiết trong bộ nhớ có dung lượng 128KB là bao nhiêu? a 17 b 15 c 16 d 7 19/ Cho biết bộ đếm trong hình vẽ là bộ đếm Mod mấy? a Mod 3, đếm tiến. b Mod 4, đếm lùi. c Mod 4, đếm tiến. d Mod 3, đếm lùi. 20/ Bộ mã hoá ưu tiên là bộ mã hoá cho phép mã hoá khi: a Có hai tín hiệu trở lên đồng thời tác động vào. b Chỉ hai tín hiệu tác động vào c Cả 3 phương án trên đều đúng d Chỉ có một tín hiệu tác động vào Page 7
21/ Nếu từ dữ liệu 8-bit có mẫu bit là 1010 0101, hệ thống parity lẻ: a không yêu cầu bit chẵn/ lẻ. b không thể sử dụng từ dữ liệu này. c yêu cầu bit chẵn/ lẻ ở mức logic thấp. d yêu cầu bit chẵn/ lẻ ở mức logic cao. 22/ Phần tử lưu giữ thông tin của bộ ghi dịch là: a Trigơ JK. b Trigơ RS. c Trigơ D d Trigơ T. 23/ DRAM là loại bộ nhớ a chỉ có thể đọc dữ liệu b không mất dữ liệu khi có nguồn nuôi c có thể bị mất dữ liệu khi có nguồn nuôi d chỉ có thể viết dữ liệu 24/ Bộ ghi dịch dùng để dịch trái dữ liệu vào nối tiếp thì luồng bit dữ liệu chuyển động từ a Không có trường hợp nào ở trên. b Từ phải qua trái. c Từ trái qua phải. d Từ phải qua trái sau đó từ trái qua phải. 25/ Phương trình đặc trưng của trigơ JK là a QJk QK Q b QJk QK Q c QJk QK Q d QJk QK Q Phần 2 - Tự luận – 5 điểm Thiết kế bộ đếm đồng bộ mod 10, thực hiện đếm tiến, mã trạng thái trong là mã nhị phân. Page 8
HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG ĐỀ THI LẠI KHOA KỸ THUẬT ĐIỆN TỬ 1 MÔN: ĐIỆN TỬ SỐ BÔ MÔN KỸ THUẬT ĐIỆN TỬ Lớp : D06CNTT Hệ đào tạo: Chính qui Thời gian thi: 60 phút ĐỀ SỐ 2 Thí sinh ghi rõ số đề và làm bài vào giấy thi, nộp lại đề sau khi thi. Phần 1 - Trắc nghiệm – 5 điểm (0.2 điếm/ 1câu) Chọn một đáp án đúng nhất trong các câu sau và trả lời vào giấy thi. Ví dụ: 1.a 2.b 1/ Khi bộ mã hoá ưu tiên tiến hành mã hoá thì các trạng thái có độ ưu tiên thấp hơn được xử lý thế nào? a Nó luôn ở mức logic thấp b Không quan tâm xem nó ở trạng thái nào. c Nó luôn ở mức logic cao d Cả 3 phương án trên đều đúng 2/ Một trigơ JK ở chế độ lật. Nếu tần số Clock của nó là 4000 hz thì tần số tại lối ra là a 1000 hz b 2000 hz c 500 hz d 4000 hz 3/ Xét mạch trong hình vẽ, M là đầu điều khiển, nếu M = 0 thì mạch có chức năng gì? a Mạch bán tổng. b Mạch hiệu toàn phần. c Mạch bán hiệu d Mạch tổng toàn phần 4/ Trong bộ đếm không đồng bộ, tín hiệu cần đếm: a phải được nối với trigơ LSB của bộ đếm. b phải là dạng sóng sin. c là chung cho mỗi trigơ của bộ đếm. d phải được nối với trigơ MSB của bộ đếm. 5/ Cho LED 7 đoạn A chung, muốn thanh nào sáng thì Katốt của thanh đó có mức logic gì? a Mức logic 1 b Mức 0 và mức 1 c Mức logic 0 d Không ở mức nào cả 6/ Cổng XOR tạo ra đầu ra với mức logic thấp: a Không lúc nào cả Page 9
b Với điều kiện là trạng thái lối vào khác nhau c Mọi lúc d Với điều kiện là trạng thái lối vào giống nhau. 7/ Dạng sóng ra của trigơ Schmitt là a sin b tam giác c răng cưa d Xung vuông 8/ Trigơ JK đồng bộ cấu tạo từ cổng NAND hoạt động ở sườn nào xung nhịp: a . cả hai sườn xung b . sườn âm c . sườn dương d . Cả ba đáp án trên 9/ RAM là bộ nhớ mà : a dữ liệu không bị mất khi mất nguồn nuôi b dữ liệu bị mất khi mất nguồn nuôi c cả hai câu trên đều đúng d Không có trường hợp nào đúng 10/ Cho LED 7 đoạn A chung, muốn hiển thị số 2 thì nhưng thanh nào sáng? a .Thanh a, b, c và e b .Thanh a, b, c và f c .Tất cả đều sáng d . Thanh a, b, d và e 11/ Cho biết bộ đếm trong hình vẽ sau là bộ đếm Mod mấy? a Mod 5, đếm lùi. b Mod 4, đếm tiến. c Mod 5, đếm tiến. d Mod 4, đếm lùi. 12/ Số nhị phân A = 1101 và B = 1110, sau khi so sánh hai số nhị phân thu được kết quả là: a A B d A = B 13/ Linh kiện lưu giữ bit thông tin của DRAM là a Tụ điện b Transistor c Trigơ d Diode 14/ Bộ ghi dịch dùng để dịch phải dữ liệu vào nối tiếp thì luồng bit dữ liệu chuyển động từ a Từ trái qua phải. b Từ phải qua trái sau đó từ trái qua phải c Không có trường hợp nào ở trên. d Từ phải qua trái. 15/ Phương trình đặc trưng của trigơ RS là a QSRk Q và SR = 0 c QSRk Q và SR = 1 b QSRQk và SR = 0 d QSRQk và SR = 1 16/ Rút gọn : F (A, B, C) =  (0, 2, 4, 6,7) a A B C b AB C c A B C d AB C 17/ Mạch điện được biểu diễn trong hình vẽ sau hoạt động như thế nào nếu như lối vào E ở mức thấp? Page 10
a Mạch trở thành cổng NAND hai lối vào b Trạng thái lối ra không theo logic cơ bản nào c Mạch trở thành cổng NOR hai lối vào d Mạch trở thành cổng AND hai lối vào 18/ Mạch logic PMOS có sơ đồ như hình vẽ làm chức năng gì: a OR b NOR c NAND d AND 19/ Cho mạch điện như hình vẽ . Giả sử trạng thái ban đầu Q Q Q là 000, 0 1 2 sau 3 xung Clock thì trạng thái lối ra là bao nhiêu? a 001 b 011 c 110 d 111 20/ Nếu bộ tạo bit chẵn lẻ phát ra chỉ thị parity lẻ thì mẫu dữ liệu gồm: a một số lẻ các bit ‘1’ b một số chẵn các bit ‘1’ c một số chẵn các bit ‘0’ d một số lẻ các bit ‘0’ 21/ Cho mạch đa hài như hình vẽ, cho R = R = 1kΩ, C = 0,714μF tính tần số dao động của mạch: 1 2 Page 11
a f = 1 kHz b f = 10 kHz c f = 100 kHz d f = 1000 kHz 22/ Nếu số nhị phân B = 0100 và số A = 1100, thì kết quả thu được sau phép cộng là (1) 0000. Điều này đúng không? a Đúng, bởi vì kết quả đúng là 16 . 10 b Đúng, bởi vì kết quả đúng là 15 . 10 c Không, bởi vì cả hai bit LSB đều bằng 00. d Không, bởi vì kết quả đúng là (1) 1111. 23/ Thời gian truy nhập của 1 RAM là 10 ns, thời gian tối thiểu phải mất đi giữa hai thao tác đọc là bao nhiêu ? a 40 ns b 30 ns c 20 ns d 10 ns 24/ Nếu E = 1 thì mạch điện sau có chức năng gì: a Bộ hợp kênh 2 lối vào. b Bộ mã hoá 2 lối vào. c Bộ phân kênh 2 lối vào. d Bộ chọn địa chỉ nhị phân 2 lối vào. 25/ Cần bao nhiêu chu kỳ xung clock đầu vào để phát ra một chu kỳ xung tại lối ra có trọng số lớn nhất (MSB) của bộ đếm song song 4 bit? a 32 b 16 c 8 d 4 Phần 2 - Tự luận – 4 điểm Thiết kế bộ đếm đồng bộ mod 9, thực hiện đếm tiến, mã trạng thái trong là mã nhị phân. Page 12
HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG ĐỀ THI KẾT THÚC MÔN HỌC KHOA KỸ THUẬT ĐIỆN TỬ 1 BÔ MÔN KỸ THUẬT ĐIỆN TỬ MÔN: ĐIỆN TỬ SỐ Lớp : D06CNTT Hệ đào tạo: Đại học Thời gian thi: 70 phút ĐỀ SỐ 3 Sinh viên làm bài vào giấy thi Phần 1 - Trắc nghiệm – 4 điểm (0.2 điếm/ 1câu): Chọn một đáp án trong các câu sau: 1/ Đầu ra của cổng NOR ở mức thấp: a Mọi lúc. b Khi có bất kỳ lối vào c Khi tất cả lối vào ở d Khi có bất kỳ lối vào nào ở mức cao. mức cao. nào ở mức thấp. 2/ Một ALU có chứa: a Một khối số học b Một khối so sánh c Một khối logic d Một khối số học và một khối logic. 3/ Cho biết đây là bộ đếm Mod mấy? a Mod 8, đếm tiến. b Mod 7, đếm tiến. c Mod 8, đếm lùi. d Mod 7, đếm lùi. 4/ Trong mạch đa hài, cặp diode có chức năng gì? a Để hệ số lấp đầy bằng (1/4). b Để hệ số lấp đầy bằng 1. c Để hệ số lấp đầy bằng (1/2). d Để hệ số lấp đầy bằng 2. 5/ Bộ ghi dịch dùng để dịch phải dữ liệu vào nối tiếp thì luồng bit dữ liệu chuyển động từ a Từ trái qua phải. b Từ phải qua trái sau đó từ trái qua phải c Không có trường hợp nào ở trên. d Từ phải qua trái 6/ Nếu A là đường địa chỉ, K và K là đường dữ liệu thì mạch điện sau có chức năng gì: 1 0 a Bộ hợp kênh 2 lối vào. b Bộ chọn địa chỉ nhị phân 2 lối vào c Bộ mã hoá 2 lối vào. d Bộ phân kênh 2 lối vào. Page 13
7/ Rút gọn : ABBCDA CBC a A B C b A B C c A B C D d A B C D 8/ IC 7483 là bộ cộng 2 số nhị phân 4 bit, mạch điện sau có chức năng gì? a Mạch cộng 2 số nhị phân 4 bit theo bù 1. b Mạch cộng 2 số nhị phân 4 bit. c Mạch nhân 2 số nhị phân 4 bit d Mạch cộng 2 số nhị phân 4 bit theo bù 2. 9/ Cho biết dạng sóng của Q và Q của mạch điện sau: 1 0 a Hình (a). b Hình (b). c Hình (c). d Hình (d) 10/ Thời gian truy nhập của các chip ROM hiện nay so với các chip RAM là a lâu hơn b bằng nhau c nhanh hơn d Không có trường hợp nào đúng. 11/ Nếu cấp một xung clock vào bộ đếm nối tiếp thì: a Cho phép một bộ đếm nối tiếp chạy trong chế độ không đồng bộ. b Thay đổi lần lượt các chế độ hoạt động của bộ đếm nối tiếp. c Xác định số đếm lớn nhất của bộ đếm nối tiếp. d Chuyển một bộ đếm nối tiếp thành một bộ đếm song song. 12/ Rút gọn : F (A, B, C) = S (0, 2, 4, 6,7) Page 14
a A B C b A B C c AB C d AB C 13/ Trong mạch như hình vẽ, nếu đầu vào 6 ở mức thấp. Dẫn đến: a đầu ra BCD có mức logic là 1001. b đầu ra BCD có mức logic là 0110. c không có đầu ra nào ở mức logic thấp. d không có đầu ra nào ở mức logic cao. 14/ Tần số đầu vào của một bộ đếm không đồng bộ 4 bit là 1MHz. Vậy tần số tại đầu ra tại lối ra có trọng số lớn nhất (MSB) là bao nhiêu? a 62,5 KHz. b 125 KHz. c 1000 KHz. d 500 KHz. 15/ Tần số của mạch dao động đa hài thạch anh phụ thuộc vào a R có trong mạch b Tinh thể thạch anh c R và C có trong d C có trong mạch mạch 16/ Nếu bộ tạo bit chẵn lẻ phát ra chỉ thị parity lẻ thì mẫu dữ liệu gồm: a một số lẻ các bit ‘1’ b một số chẵn các bit ‘1’ c một số chẵn các bit ‘0’ d một số lẻ các bit ‘0’ 17/ Cho chip nhớ RAM có dung lượng 16 k x 8 muốn mở rộng dung lượng lên thành 32 k x 8 thì cần mấy chip nhớ 16 k x 8 ? a 2 chip. b 3 chip. c 4 chip. d 5 chip. 18/ Giả sử trạng thái ban đầu Q Q Q là 111, sau 3 xung Clock thì trạng thái lối ra là bao nhiêu? 0 1 2 a 110 b 011 c 001 d 000 Page 15
19/ Mạch điện được biểu diễn trong sơ đồ hoạt động như thế nào nếu như lối vào E ở mức logic cao? a Mạch trở thành cổng AND hai lối vào b Mạch trở thành cổng NOR hai lối vào c Mạch trở thành cổng NAND hai lối vào d Trạng thái lối ra không theo mức logic cơ bản nào 20/ Số nhị phân A = 1101 và B = 1110, sau khi so sánh hai số nhị phân thu được kết quả là: a A > B b B > A c A < B d A = B Phần 2 – Bài tập – 6 điểm Câu 21. (2 điểm): Sử dụng IC 7485 để xây dựng bộ so sánh 8 bit (sơ đồ khối, giải thích)? Câu 22. (4 điểm): Thiết kế bộ đếm nghịch, đồng bộ, mod 6, mã trạng thái trong là mã nhị phân. Page 16
Đề thi kỹ thuật số Câu 1: hãy thể hiện hàm Y=A.B C.D bằng cổng NOR. Câu 2:Hãy thiết kế mạch tổ hợp thực hiện chức năng giải mả Gray 3 bit thành số BCD 3 bit tương ứng. Yêu cầu: lập bản thái,xác định hàm và vẽ mạch logic. Câu 3: Hãy thiết kế mạch thuận nghịch đồng bộ dùng JKFF thực hiện việc suất chuỗi ngõ ra như sau: 10 → 00 → 11 → 01 Yêu cầu:Xác định hàm Jn=f(Qn),Kn=g(Qn) của tưng FF tương ứng.Vẽ mạch với chức năng đảo chiều điếm. Câu 4 : (2 điểm) Explain in your own words the principle of Successive Approximation ADC. Page 17
HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG ĐỀ THI KẾT THÚC MÔN HỌC KHOA KỸ THUẬT ĐIỆN TỬ 1 MÔN: ĐIỆN TỬ SỐ BÔ MÔN KỸ THUẬT ĐIỆN TỬ Lớp : D06CNTT Hệ đào tạo: Đại học Thời gian thi: 70 phút ĐỀ SỐ 4 Sinh viên làm bài vào giấy thi Phần 1 - Trắc nghiệm – 4 điểm (0.2 điếm/ 1câu): Chọn một đáp án trong các câu sau: 1/ Một dạng sóng sin có thể được biến đổi sang dạng sóng hình vuông bằng cách sử dụng một: a bộ dao động đa hài. b bộ dao động đa hài dùng IC 555. c bộ dao động đa hài đợi. d trigơ Schmitt. 2/ Hệ số chia tần số cho một bộ đếm không đồng bộ 5 bit lần lượt là: a 2, 4, 8, 16 và 32 b 1, 2, 4 , 8 và 16. c 1, 2, 4, 16 và 32. d Tất cả các trường hợp trên, phụ thuộc vào tần số xung clock. 3/ A = 1001, B = 1010. Bộ so sánh sẽ quyết định A < B: a Dựa trên cặp LSB (cặp BIT 0) b Bởi vì cả hai cặp MSB không bằng nhau c Dựa trên cặp BIT 1 d Bởi vì cả hai cặp MSB bằng nhau 4/ Mạch logic TTL có sơ đồ như hình vẽ làm chức năng gì: a NOR collector hở b AND c NOT collector hở d NAND Page 18
5/ IC 7483 là bộ cộng 2 số nhị phân (số A và B) 4 bit, mạch trong hình vẽ là mạch cộng trừ 2 số theo bù 2, mạch có chức năng gì khi M = 0 và M = 1: a M 0 (A B);M 1 (A B) b M 0 (A B);M 1 (A B) c Cả hai trường hợp trên đều đúng. d Không thực hiện được phép tính. 6/ Giả sử trạng thái ban đầu Q Q Q là 000, sau 3 xung Clock thì trạng thái lối ra là bao nhiêu? 0 1 2 a 111 b 011 c 110 d 001 7/ Số đường vào/ ra (I/O) cần thiết trong bộ nhớ có dung lượng 1024 x 8 là bao nhiêu? a 8 b 10 c 12 d 14 8/ Nếu kích hoạt một bộ đếm nối tiếp 4 bit thì tại các lối ra đảo của chúng sẽ a Đếm từ 0 1 5 b Đếm từ 1 5 0 c Luôn là 0 d Luôn là 15. 9/ Nếu từ dữ liệu 8-bit có mẫu bit là 1010 0101, hệ thống parity chẵn: a không yêu cầu bit chẵn lẻ. b yêu cầu bit chẵn/ lẻ ở mức logic cao. c yêu cầu bit chẵn/ lẻ ở mức logic thấp. d không thể sử dụng từ dữ liệu này. 10/ Rút gọn : F (A, B, C, D) = S (0, 1, 8, 9, 10) a BCABD b BCD c BCABD d BCABD 11/ Nếu A là đường địa chỉ, K là đường dữ liệu thì mạch điện sau có chức năng gì: a Bộ mã hoá 2 lối vào. b Bộ phân kênh 2 lối vào. c Bộ hợp kênh 2 lối vào. d Bộ chọn địa chỉ nhị phân 2 lối vào Page 19
12 / Đồ hình trạng thái của mạch là hình nào? a Hình (a). b Hình (b). c Hình (c). d Hình (d) 13/ Trong mạch đa hài, cho R = R = 1,5 kΩ, C = 0,714 μF , tần số dao động của mạch xấp xỉ 1 2 bằng: a f = 1000 Hz b f = 10 kHz c f = 100 Hz d f = 1 kHz 14/ Cho LED 7 đoạn A chung, muốn thanh nào sáng thì Katốt của thanh đó có mức logic gì? a Mức logic 0 b Mức 0 và mức 1 c Không ở mức nào cả d Mức logic 1 15/ Cổng NOT họ TTL: a đòi hỏi ít nhất 1 đầu vào ở mức thấp b đòi hỏi ít nhất 1 đầu vào ở mức cao c dùng để đảo mức logic d có thể sử dụng như bộ khuếch đại 16/ Trigơ JK đồng bộ có thế được dùng để xây dựng bộ ghi dịch? a Đúng b Sai 17/ Linh kiện lưu giữ bit thông tin của SRAM là a Trigơ b Tụ điện c Diode d Transistor 18/ Rút gọn: ABC.ABBCCA a AB BC b AB AC c AC BC d AB AC BC Page 20
19 / Cho biết đây là bộ đếm Mod mấy? a Mod 8, đếm tiến. b Mod 7, đếm tiến. c Mod 8, đếm lùi. d Mod 7, đếm lùi. 20/ Trên bộ giải mã 7 đoạn được minh hoạ trong hình vẽ thì: a tại một thời điểm hoạt động, có thể có nhiều hơn một đầu ra ở trạng thái tích cực b tại một thời điểm hoạt động, chỉ một đầu ra ở trạng thái tích cực. c tất cả các đầu ra phải đồng thời ở trạng thái tích cực. d tất cả các đầu ra phải đồng thời ở trạng thái không tích cực. Phần 2 – Bài tập – 6 điểm Câu 21. (2 điểm): Sử dụng IC 7483 để xây dựng bộ c ộng 16 bit (sơ đồ khối, giải thích)? Câu 22. (4 điểm): Thiết kế bộ đếm thuận, đồng bộ, mod 8, mã trạng thái trong là mã Gray. Page 21
Đề thi điện tử số: Thời gian làm bài: 90 phút Được sử dụng tài liệu. Câu 1: 1 điểm Cho số nhị phân 8 bit (10100111)2 hãy biểu diễn qua mã BCD 8421. Biểu diễn (-15)10 sang mã bù hai 8 bit. Câu 2: 1,5 điểm. Cho mạch điện như hình 1, hãy vẽ dạng tín hiệu đầu ra OUT biết các tín hiệu A, B, C có dạng như trên hình 2 (vẽ lại dạng tín hiệu vào bài thi). U3A A 1 3 2 U4A B 7400 1 3 OUT 2 7432 U2A C 1 2 5407 H1. A B C H2. Câu 3: 2 điểm Cho hàm P (A,B,C,D) dưới dạng bìa cacno như hình 3. Sử dụng phương pháp bìa cacno để tìm hàm tối giản dưới dạng tích các tổng. AB 00 01 11 10 CD 00 1 1 10 1 0 01 0 1 1 0 11 0 0 1 0 10 0 0 1 0 Câu 4: 3 điểm
Thiết kế một mạch logic đồng bộ bởi xung nhịp với bảng trạng thái và đầu ra cho trên hình 4. Tín hiệu đầu ra chỉ phụ thuộc vào trạng thái hiện tại(mô hình máy Moore). Sử dụng 3 biến trạng thái Q3 Q2 Q1là 3 D flip-flop cho các trạng thái A=001, B=010, C=101, D=111. X S 0 1 Z A A B 0 B C B 1 C D A 1 D A A 0 S’ H4. Câu 5: 1,5 điểm. Cho hai vi mạch đảo và đệm tương thức về mức logic. Đầu ra của phần tử đảo nối với đầu vào của phần tử đệm như hình 5. Thông số của vi mạch cho trong hình 6. Hãy tính hệ số Fanout của đầu ra phần tử đảo khi tải là input của các phần tử đệm. 1 2 1 2 1 2 H5 IIH IIL IOH IOL Đảo 0.02mA 0.3mA 4mA 1.2mA Đệm 0.01mA 0.2mA 4mA 1.2mA H6 Câu 6: 1 điểm. Bộ nhớ có 1024 địa chỉ (ô nhớ), mỗi địa chỉ có khả năng cất giữ 4 bit. Hỏi số bít của bộ nhớ là: (a) 1024. (b) 8192 (c) 8 (d) 4096 Một bộ nhớ có256 địa chỉ (ô nhớ), có: (a) 256 đường địa chỉ. (c) 6 đường địa chỉ. (b) 1 đường địa chỉ. (d) 8 đường địa chỉ.
Trịnh Văn Loan. Khoa CNTT – ĐHBK Hà Nội ĐỀ THI ĐIỆN TỬ SỐ Thời gian 90 phút. Không sử dụng tài liệu. Đề 1. Câu 1. Cho hệ tổ hợp biểu diễn bởi hàm sau: F(A,B,C) = A BC + ABC + ABC + ABC a) Vẽ sơ đồ thực hiện hệ b) Tối thiểu hoá hệ bằng bìa Cac-nô c) Vẽ sơ đồ thực hiện hệ đã tối thiểu hoá d) Cho biết chức năng của hệ Câu 2. Tổng hợp bộ đếm tiến đồng bộ môđun 7 dùng trigơ JK. Viết đoạn chương trình bằng Pascal mô phỏng hệ đã tổng hợp được. Cho biết bảng ứng dụng của trigơ JK như sau: qQ = 00 →JK = 0 −, qQ = 01→ JK =1−, qQ = 10 →JK = −1, qQ = 11 → JK = −0. Đề 2. Câu 1. Cho thanh ghi dịch phải 4 bit dùng trigơ D đồng bộ sườn âm của đồng hồ. Số liệu x đưa vào trigơ đầu tiên D1 có dạng như hình vẽ. Hãy vẽ tín hiệu đầu ra Q1, Q2, Q3, Q4 dóng trên cùng trục thời gian và giải thích kết quả. Giả thiết ban đầu trạng thái của các trigơ đều bằng 0. Clock 1 2 3 4 5 6 7 8 9 x Câu 2. Thiết kế hệ dãy đồng bộ dùng trigơ JK đồng bộ sườn âm đồng hồ để tạo ra các tín hiệu E, F, G như sau. Clock 1 2 3 4 5 E F G Cho biết bảng ứng dụng của trigơ JK: qQ = 00 →JK = 0 −, qQ = 01→ JK =1−, qQ = 10 →JK = −1, qQ = 11 → JK = −0. 1
Trịnh Văn Loan. Khoa CNTT – ĐHBK Hà Nội Đề 3. Câu 1. Cho sơ đồ hệ dãy như sau. Hãy phân tích và cho biết chức năng của hệ khi: a) A = 1, B = 0 b) A = 0, B = 1 Biết bảng ứng dụng của trigơ T :qQ = 00→T=0, qQ = 01→T=1, qQ = 10→T=1, qQ = 11→T=0. B ≥1 ≥1 A T1 q1 T2 q2 CLK CLK q1 q2 CLOCK ≥1 ≥1 T3 q3 T4 q4 CLK CLK q3 q4 Câu 2. Cho sơ đồ hệ lôgic như sau. Các thanh ghi A và B đều là thanh ghi dịch phải 4 bit, vào nối tiếp, ra nối tiếp. a) Giả thiết ban đầu nội dung thanh ghi A là 0000, thanh ghi B là 0110, q=0 Hãy phân tích hoạt động của sơ đồ và cho biết nội dung của thanh ghi A sau 4 xung đồng hồ nếu số liệu vào của thanh ghi B luôn là 0. b) Giả thiết ban đầu nội dung thanh ghi A là 0111, thanh ghi B là 0100,q=0. Hãy phân tích hoạt động của sơ đồ và cho biết nội dung của thanh ghi A sau 4 xung đồng hồ nếu số liệu vào của thanh ghi B luôn là 0. c) Từ phân tích ở a) và b) hãy rút ra chức năng của hệ. Out In =1 Thanh ghi A J q Thanh ghi B CLK Số K q liệu Out vào CLOCK 2
Trịnh Văn Loan. Khoa CNTT – ĐHBK Hà Nội Đề 4. Câu 1. Cho sơ đồ hệ dãy như hình bên. 1 J q1 1 J q2 J q3 Giả thiết ban đầu trạng thái cả 3 trigơ đều CLK CLK CLK là 0. Vẽ tín hiệu ở các đầu ra q1, q2, q3, W dóng trên cùng trục thời gian cho 8 1 K q1 1 K q2 K q3 xung đồng hồ và giải thích. CLOCK q1 & q2 q3 W Câu 2. Cho trigơ D như hình vẽ bên. Hãy thiết kế trigơ này sao cho D q trigơ lật trạng thái ứng với xung đồng hồ. Chứng minh câu trả lời. CLK q Câu 3. Động cơ bước có chuyển động quay theo từng bước mà không phải là chuyển động liên tục và thường được sử dụng để điều khiển định vị chính xác như điều khiển đầu đọc và ghi của ổ đĩa từ, điều khiển trong máy in Hình vẽ sau đây là sơ đồ khối bộ điều khiển động cơ bước có 4 cuộn dây. Cuộn 1 và 2 luôn ở trạng thái ngược nhau, tức nếu cuộn 1 được cung cấp năng lượng thì cuộn 2 không được cấp và ngược lại. Tương tự như vậy cho cặp cuộn dây 3 và Bé ®Õm q1 Cuén 1 4. Các đầu ra của bộ đếm D q1 Cuén 2 đồng bộ 2 §Þnh chiÒu quay ®ång bé q2 Cuén 3 bit q1,q1,q2,q2 được dùng q2 Cuén 4 để điều khiển dòng điện trong 4 cuộn dây. q1,q1 điều khiển cuộn 1 và CLOCK (b−íc) 2, còn q2,q2 điều khiển cuộn 3 và 4 tương ứng. Động cơ bước có thể quay theo chiều kim đồng hồ hoặc ngược lại. Đầu vào D để định chiều quay của động cơ, nếu D=0, động cơ quay theo chiều kim đồng hồ và trạng thái bộ đếm thay đổi như sau: q2q1= 11→10→00→01→11→10 còn nếu D=1, động cơ quay theo chiều ngược kim đồng hồ và trạng thái bộ đếm thay đổi q2q1= 11→01→00→10→11→01 Hãy tổng hợp bộ đếm đồng bộ này dùng trigơ JK và viết đoạn chương trình bằng Pascal mô phỏng mạch đã tổng hợp được. 3
HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG Km10 Đường Nguyễn Trãi, Hà Đông-Hà Tây Tel: (04).5541221; Fax: (04).5540587 Website: E-mail: dhtx@e-ptit.edu.vn NGÂN HÀNG ĐỀ THI Môn: ĐIỆN TỬ SỐ Dùng cho hệ ĐHTX, ngành Điện tử - Viễn thông Số tín chỉ: 5 CHƯƠNG 1. HỆ ĐẾM 1/ Đổi số thập phân 1024 thành số nhị phân: a 10 0000 0000 b 100 0000 0000 c 100 0000 0001 d 100 0000 1000 2/ Đổi số nhị phân sau sang dạng bát phân: 1111 0100 1110 a 7516 b 7515 c 7517 d 7514 3/ Đổi số nhị phân sau sang dạng thập lục phân: 1010 1111 0100 1110 a BF4E b AF4E c BE4F d AE4F 4/ Đổi số nhị phân sau sang dạng bát phân và thập lục phân tương ứng: 1011 0101 0110 a 5526 và C56 b 5536 và B56 c 5526 và D56 d 5526 và B56 5/ Đổi số bát phân sau sang dạng nhị phân: 5731 a 110 111 011 001 b 101 111 011 010 c 101 111 011 001 d 101 110 011 001 6/ Đổi số thập lục phân sau sang dạng nhị phân: CB7E a 1100 1011 0111 1110 b 1100 1111 0111 1110 c 1100 1011 0111 1111 d 1101 1011 0111 1110 7/ Đổi số nhị phân sau sang dạng bù 1 tương ứng: 1011 0101 0110 a 0101 1010 1001 b 1100 1010 1001 c 0100 1010 1001 Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 1
d 0100 1011 1001 8/ Thực hiện phép cộng hai số có dấu sau theo phương pháp bù 1: 0001 1101 + (- 0000 0111) 2 2 a 0010 0110 b 0001 1110 c 0001 0110 d 0010 0111 9/ Thực hiện phép cộng hai số có dấu sau theo phương pháp bù 2: 0000 1101 + (- 1001 1001) 2 2 a 0110 0100 b 0111 0110 c 0111 0101 d 0111 0100 10/ Thực hiện phép cộng hai số sau: 675 + 773 16 16 a DE8 16 b DF8 16 c DE7 16 d CE8 16 11/ Thực hiện phép trừ hai số sau: 84 - 2A 16 16 a 8A 16 b 5A 16 c 7A 16 d 6A 16 12/ Đổi số nhị phân sau sang dạng bù 2 tương ứng: 1011 0101 0110 a 0100 1010 1010 b 1100 1010 1001 c 0100 1010 1001 d 0100 1011 1001 13/ Thực hiện phép cộng hai số sau theo bù 1: (5) + (-9) 10 10 a 1000 0100 b 1111 1010 c 0000 0100 d 1111 1011 14/ Thực hiện phép cộng hai số sau theo bù 2: (5) + (-9) 10 10 a 1111 1100 b 0000 0100 c 1000 0100 d 1111 1010 15/ Thực hiện phép cộng hai số sau: 26 (,101) + 210 (,101101) 2 2 a 210 (,1011011) 2 Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 2
b 210 (,1111111) 2 c 210 (,1011111) 2 d 210 (,1011101) 2 16/ Thực hiện phép chia 2 số sau: 27 (,001) và 24 (,01) 2 2 a 22 (,01) 2 b 22 (,1) 2 c 23 (,001) 2 d 22 (,001) 2 CHƯƠNG 2. ĐẠI SỐ BOOLE VÀ P2 BIỂU DIỄN HÀM 1/ AB⊕= a AB+ AB b AB+ AB c AB+ AB d AB+ AB 2/ A ⊕= B a AB+ AB b AB+ AB c AB+ AB d AB+ AB 3/ A⊕=1 a 1 b A c A d 0 4/ A⊕=0 a 0 b A c 1 d A 5/ AA⊕= a 1 b 0 c A Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 3
d A 6/ AA⊕= a 0 b 1 c A d A 7/ AB+= AB a AB+ AB b AB+ AB c AB+ AB d AB+ AB 8/ AB+= AB a AB+ AB b AB+ AB c AB+ AB d AB+ AB 9/ AB+= AB a B b 1 c A d 0 10/ A + AB = a A b 1 c 0 d B 11/ AAB+= a AB b B c A d A + B. 12/ A = a A b 1 c A d 0 Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 4
13/ Hai mạch điện ở hình 2-1 tương đương với nhau vì chúng: Hình 2.1 a đều bằng A+B b đều bằng A c đều bằng AB d đều bằng B 14/ ABC++= a A.B.C b A.B.C c ABC++ d A + B+ C 15/ A.B.C = a ABC++ b A.B.C c A + B+ C d A.B.C 16/ Cho mạch điện như hình 2-2. Biểu thức hàm ra là: Hình 2-2 a A ⊕ B b A ⊕ B c AB⊕ d AB⊕ 17/ Cho mạch điện như hình 2-3. Biểu thức hàm ra là: Hình 2-3 a A ⊕ B b A ⊕ B c AB⊕ d AB⊕ 18/ Rút gọn: (A + B)(A + C) Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 5
a A + B b C + AB c B + AC d A + BC 19/ Rút gọn: A(B ⊕ C) a A.B.C+ A.B.C b A.B.C+ A.B.C c A.B.C+ A.B.C d A.B.C+ A.B.C 20/ Đẳng thức sau đúng hay sai: ABAB⊕=⊕ a Sai b Đúng. 21/ Đẳng thức sau đúng hay sai: ABAB⊕=⊕ a Đúng b Sai 22/ Đẳng thức sau đúng hay sai: ABAB⊕=⊕ a Đúng b Sai 23/ Đẳng thức sau đúng hay sai: ABAB⊕=⊕ a Sai b Đúng 24/ Đẳng thức sau đúng hay sai: ABAB⊕=⊕ a Đúng b Sai 25/ Rút gọn: A(B ⊕ C) a AB ⊕ AC b A ⊕ BC c AB ⊕ A d AB ⊕ C 26/ Rút gọn: ABCABCABCABC+++ a A + BC+ AC Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 6
b AB + AC + BC c B + AC + AB d C + AB + BC 27/ Rút gọn : F (A, B, C) = S (0, 2, 4, 6,7) a AB+ C b AB+ C c AB+ C d AB+ C 28/ Rút gọn : F (A, B, C, D) = S (0, 1, 8, 9, 10) a BC+ ABD b BC+ D c BC+ ABD d BC+ ABD 29/ Rút gọn : AB++ A C BC a AB+ A C b AB+ AC c AB+ C d AB+ C 30/ Rút gọn : AB+++ BCD A C BC a AB+ C b AB+ C c AB++ C D d AB++ C D 31/ Rút gọn: CD++ CD . AC D a CD b CD c CD d CD 32/ Rút gọn: ABC.AB++ BC CA a AB+ BC b AB+ AC Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 7
c AC+ BC d AB++ AC BC 33/ Rút gọn: AC+++ AB BC BCDE a AB++ C D b AB++ C D c AB+ C d AB+ C CHƯƠNG 3. CỔNG LOGIC TTL VÀ CMOS 1/ Sơ đồ nguyên lý của cổng AND trong hình 3-1 là: Hình 3-1 a Hình (d) b Hình (a) c Hình (b) d Hình (c) 2/ Sơ đồ nguyên lý của cổng NAND trong hình 3-2 là: Hình 3-2 a Hình (d) b Hình (b) c Hình (c) d Hình (a) 3/ Sơ đồ nguyên lý của cổng OR trong hình 3-3 là: Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 8
Hình 3-3 a Hình (c) b Hình (b) c Hình (a) d Hình (d) 4/ Sơ đồ nguyên lý của cổng NOR trong hình 3-4 là: Hình 3-4 a Hình (a) b Hình (b) c Hình (d) d Hình (c) 5/ Bảng trạng thái nào xác định cổng AND? a (d) b (c) c (b) d (a) 6/ Bảng trạng thái nào xác định cổng NAND? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 9
a (b) b (c) c (d) d (a) 7/ Bảng trạng thái nào xác định cổng OR? a (b) b (c) c (a) d (d) 8/ Bảng trạng thái nào xác định cổng NOR? a (b) b (d) c (c) d (a) 9/ Đầu ra của cổng AND ở mức cao: a Khi có bất kỳ lối vào nào ở mức thấp. b Khi có bất kỳ lối vào nào ở mức cao. c Khi tất cả lối vào ở mức cao. d Mọi lúc. Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 10
10/ Cổng NOT sử dụng để: a khuếch đại tín hiệu đầu vào của nó. b đệm tín hiệu đầu vào của nó. c làm trễ pha tín hiệu đầu vào của nó. d đảo tín hiệu đầu vào của nó. 11/ Đầu ra của cổng NAND ở mức thấp: a Mọi lúc. b Khi có bất kỳ lối vào nào ở mức cao. c Khi tất cả lối vào ở mức cao. d Khi có bất kỳ lối vào nào ở mức thấp. 12/ Đầu ra của cổng OR ở mức cao: a Khi đầu vào bất kỳ ở mức thấp. b Khi đầu vào bất kỳ ở mức cao. c Mọi lúc d Khi tất cả các đầu vào ở mức thấp. 13/ Đầu ra của cổng NOR ở mức thấp: a Mọi lúc. b Khi đầu vào bất kỳ ở mức thấp. c Khi tất cả các đầu vào ở mức thấp. d Khi đầu vào bất kỳ ở mức cao. 14/ Các cổng hở collector a phải nối với các đầu ra của các cổng collector khác. b sẽ đảo ngược mức ra của chúng nếu nối với đất c có thể nối với các đầu ra và đầu vào của các cổng khác d không thể nối với các đầu vào của cổng khác 15/ Cổng NOT họ TTL: a đòi hỏi ít nhất 1 đầu vào ở mức thấp b đòi hỏi ít nhất 1 đầu vào ở mức cao c dùng để đảo mức logic d có thể sử dụng như bộ khuếch đại 16/ Trên hình 3-5, trạng thái tương ứng của các đầu ra từ A đến D lần lượt là a Cao-Thấp-Thấp-Thấp Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 11
b Cao-Cao-Thấp-Thấp c Thấp-Cao-Thấp-Thấp d Thấp-Cao-Thấp-Cao 17/ Trong mạch trên hình 3-6, trạng thái tương ứng của các đầu ra từ A đến D lần lượt là a Cao-Cao-Thấp-Thấp b Thấp-Cao-Thấp-Cao c Thấp - Cao - Thấp - Thấp d Cao-Thấp-Thấp-Thấp 18/ Mạch như hình 3-7 sẽ: a Không hoạt động vì các kết nối nguồn cung cấp không được chỉ ra b Tạo mức đầu ra cao c Tạo mức đầu ra thấp d Không hoạt động vì các đầu ra của cổng NAND được nối với nhau tại cổng NOR 19/ Mạch như hình 3-8 sẽ: a Không hoạt động vì các kết nối nguồn cung cấp không được chỉ ra b Tạo mức đầu ra thấp Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 12
c Tạo mức đầu ra cao d Không hoạt động vì các đầu ra của cổng NAND được nối với nhau tại cổng NOR 20/ Cổng XOR tạo ra đầu ra với mức logic cao: a Không lúc nào cả b Với điều kiện là trạng thái lối vào giống nhau c Mọi lúc d Với điều kiện là trạng thái lối vào khác nhau 21/ Cổng XOR tạo ra đầu ra với mức logic thấp: a Không lúc nào cả b Với điều kiện là trạng thái lối vào khác nhau c Mọi lúc d Với điều kiện là trạng thái lối vào giống nhau. 22/ Theo điều kiện ở mạch trong hình 3-9 thì a mỗi cổng phân chia dòng qua đèn LED. b đèn LED tắt c đèn báo được kích hoạt d đèn LED sáng 23/ Mạch logic DDL có sơ đồ như hình vẽ 3-10 làm chức năng gì: a NOR b AND c OR Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 13
d NAND 24/ Mạch logic DDL có sơ đồ như hình vẽ 3-11 làm chức năng gì: a OR b AND c NAND d NOR 25/ Mạch logic RTL có sơ đồ như hình vẽ 3-12 làm chức năng gì: a NAND b AND c NOT d OR 26/ Mạch logic TTL có sơ đồ như hình vẽ 3-13 làm chức năng gì: a AND b NAND c NOT collector hở d NOT 27/ Mạch logic PMOS có sơ đồ như hình vẽ 3-14 làm chức năng gì: Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 14
a OR b NAND c AND d NOT 28/ Mạch logic RTL có sơ đồ như hình vẽ 3-15 làm chức năng gì: a NOR b OR c AND d NAND 29/ Mạch logic DTL có sơ đồ như hình vẽ 3-16 làm chức năng gì: a NAND b AND c NOR d OR 30/ Mạch logic PMOS có sơ đồ như hình vẽ 3-17 làm chức năng gì: Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 15
a NOR b OR c AND d NAND 31/ Mạch logic NMOS có sơ đồ như hình vẽ 3-18 làm chức năng gì: a NOR b NAND c AND d OR 32/ Mạch logic CMOS có sơ đồ như hình vẽ 3-19 làm chức năng gì: a NOR b OR c NAND Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 16
d AND 33/ Cổng collector hở sẽ hoạt động bình thường như các cổng logic bình thường nếu: a Lối ra được nối lên nguồn thông qua một tụ gánh b Lối ra nối xuống đất thông qua một trở c Lối ra được nối lên nguồn thông qua một trở gánh d Lối ra nối xuống đất thông qua một tụ 34/ Có cho phép đầu vào của mạch CMOS để hở không? Để mạch hoạt động bình thường thì đầu vào không dùng phải có mức logic nào? a Được- Có thể coi là mức 1 b Không được- Để mạch hoạt động bình thường thì đầu vào không dùng phải nối với mức logic 0 c Được- Phải coi là mức 0 d Không được- Để mạch hoạt động bình thường thì đầu vào không dùng phải nối với mức logic 1 hoặc 0 tuỳ tính chất từng mạch 35/ Chức năng của diode D trong sơ đồ 3-20 là gì? 3 a Dịch mức điện áp làm cho Q và Q không bao giờ cùng đóng hoặc cùng mở 3 4 b Chống nhiễu lối ra c Cách ly transistor Q và Q 3 4 d Cách ly Q khỏi mạch ngoài nối vào đầu ra f 4 36/ Mạch điện được biểu diễn trong sơ đồ 3-21 hoạt động như thế nào nếu như lối vào E ở mức thấp? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 17
a Mạch trở thành cổng NAND hai lối vào b Trạng thái lối ra không theo logic cơ bản nào c Mạch trở thành cổng NOR hai lối vào d Mạch trở thành cổng AND hai lối vào 37/ Mạch điện được biểu diễn trong sơ đồ 3-22 hoạt động như thế nào nếu như lối vào E ở mức logic cao? a Mạch trở thành cổng AND hai lối vào b Mạch trở thành cổng NOR hai lối vào c Mạch trở thành cổng NAND hai lối vào d Trạng thái lối ra không theo mức logic cơ bản nào 38/ Tác dụng của trạng thái trở kháng lối ra cao trong cổng ba trạng thái là: a Cách ly các lối ra của các cổng logic khi chúng cùng được nối tới một lối vào b Đưa ra mức logic cao nhưng có giá trị trở kháng cao c Đưa ra mức logic thứ 3 là trung bình của hai mức cao và thấp d Đưa ra mức logic thấp nhưng có giá trị trở kháng cao CHƯƠNG 4. MẠCH LOGIC TỔ HỢP 1/ Mạch logic tổ hợp là mạch: a Không có phương án nào đúng b Cả hai phương án trên đều đúng c Có tín hiệu ở đầu ra chỉ phụ thuộc vào tín hiệu ở đầu vào của mạch tại thời điểm đang xét d Không những tín hiệu ở đầu ra phụ thuộc vào tín hiệu ở đầu vào mà còn phụ thuộc vào trạng thái trong của mạch tại thời điểm đang xét 2/ Có mấy loại Hazard? a 2 b 5 c 4 d 3 3/ Loại Hazard nào trong mạch logic tổ hợp là loại nguy hiểm nhất? a Hazard hàm số b Hazard tĩnh c Hazard động Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 18
d Hazard logic 4/ Bộ mã hoá ưu tiên là bộ mã hoá cho phép mã hoá khi: a Có hai tín hiệu trở lên đồng thời tác động vào. b Chỉ hai tín hiệu tác động vào c Cả 3 phương án trên đều đúng d Chỉ có một tín hiệu tác động vào 5/ Khi bộ mã hoá ưu tiên tiến hành mã hoá thì các trạng thái có độ ưu tiên thấp hơn được xử lý thế nào? a Nó luôn ở mức logic thấp b Không quan tâm xem nó ở trạng thái nào. c Nó luôn ở mức logic cao d Cả 3 phương án trên đều đúng 6/ Bộ giải mã BCD 8-4-2-1 sang thập phân làm nhiệm vụ biến đổi a Không có phương án nào đúng b đầu vào BCD 8-4-2-1 thành đầu ra thập phân tương ứng c đầu vào nhị phân thành đầu ra thập lục phân (hệ hexa). d đầu vào thập phân thành mã BCD 8-4-2-1 7/ Dụng cụ hiển thị 7-đoạn Anốt chung có: a bảy Katốt của bảy thanh LED được đấu chung với nhau. b một Katốt của một thanh LED đơn bên trong c một Anốt của một thanh LED đơn bên trong d bảy Anốt của bảy thanh LED được đấu chung với nhau 8/ Dụng cụ hiển thị 7-đoạn Katốt chung có a một Katốt của một thanh LED đơn bên trong b Bảy Katốt của bảy thanh LED được đấu chung với nhau c bảy Anốt của bảy thanh LED được đấu chung với nhau d một Anốt của một thanh LED đơn bên trong 9/ Bộ hợp kênh có khả năng: a nối đồng thời một hoặc nhiều lối vào với một lối ra b nối một lối vào trong một nhóm các lối vào với một lối ra c nối một lối vào mạch với một lối ra trong một nhóm các lối ra. d nối đồng thời một lối vào mạch với một hoặc nhiều lối ra. 10/ Bộ phân kênh có khả năng: a nối một lối ra mạch với một trong một nhóm các lối vào b nối đồng thời một hoặc nhiều lối vào với một lối ra c nối một lối ra trong một nhóm các lối ra với một lối vào d nối đồng thời một lối ra mạch với một hoặc nhiều lối vào 11/ Nếu bộ tạo bit chẵn/ lẻ phát ra chỉ thị parity chẵn thì mẫu dữ liệu gồm a một số lẻ các bit ‘0’ b một số chẵn các bit ‘0’ c một số lẻ các bit ‘1’ d một số chẵn các bit ‘1’ 12/ Nếu bộ tạo bit chẵn lẻ phát ra chỉ thị parity lẻ thì mẫu dữ liệu gồm: a một số lẻ các bit ‘1’ Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 19
b một số chẵn các bit ‘1’ c một số chẵn các bit ‘0’ d một số lẻ các bit ‘0’ 13/ Một ALU có chứa: a Một khối số học b Một khối so sánh c Một khối logic d Một khối số học và một khối logic. 14/ Số nhị phân A = 1000 và B = 0111, sau khi so sánh hai số nhị phân thu được kết quả là: a A > B b B > A c A B c A = B d A B: a Dựa trên cặp LSB (cặp BIT 0) b Dựa trên cặp BIT 1 c Bởi vì cả hai cặp MSB không bằng nhau d Bởi vì cả hai cặp MSB bằng nhau 19/ Cho LED 7 đoạn A chung, muốn hiển thị số 3 thì những thanh nào sáng? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 20
a Thanh a, b, c , d và e b Thanh a, b, c và e c Thanh a, b, c, d và g d Thanh a, b, c, d và f 20/ Cho LED 7 đoạn A chung, muốn hiển thị số 2 thì nhưng thanh nào sáng? a Thanh a, b, c và e b Thanh a, b, c và f c Tât cả các thanh đều sáng trừ thanh c và f. d Thanh a, b, d và e. 21/ Cho LED 7 đoạn A chung, muốn thanh nào sáng thì Katốt của thanh đó có mức logic gì? a Mức logic 0 b Mức 0 và mức 1 c Không ở mức nào cả d Mức logic 1 22/ Cho LED 7 đoạn K chung, muốn thanh nào sáng thì Anốt của thanh đó có mức logic gì? a Mức logic 0 b Mức 0 và mức 1 c Mức logic 1 d Không ở mức nào cả 23/ Mạch giải mã 7 đoạn có mấy đầu vào và mấy đầu ra? a 3 vào và 7 ra b 2 vào và 7 ra c 4 vào và 7 ra d 4 vào và 5 ra 24/ Mạch hợp kênh 15 đường dữ liệu cần bao nhiêu đường địa chỉ? a 5 đường b 3 đường c 6 đường d 4 đường 25/ Bảng trạng thái nào là bảng của bộ MUX hai lối vào địa chỉ? a (b) b (a) c (b) và (c) d (c) 26/ Bảng trạng thái nào là bảng của bộ DEMUX hai lối vào địa chỉ? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 21
a (a) b (b) c (c) d (a) và (c) 27/ Bảng trạng thái nào là bảng của bộ giải mã địa chỉ hai lối vào? a (a) b (c) c (a) và (b) d (b) 28/ Nếu ta có lối vào bộ cộng là Q = Q = 1 và Q = Q = 0 (Q Q Q Q ). A B C D D C B A Dựa vào thông tin đó giá trị đầu ra bộ cộng được tính là: a 0100 nếu số nhị phân A có giá trị là 0001 b Không có trường hợp nào ở trên c 0011 nếu số nhị phân A có giá trị là 0001 d 1100 29/ Nếu số nhị phân B = 0100 và số A = 1100, thì kết quả thu được sau phép cộng là (1) 0000. Điều này đúng không? a Đúng, bởi vì kết quả đúng là 16 . 10 b Đúng, bởi vì kết quả đúng là 15 . 10 c Không, bởi vì cả hai bit LSB đều bằng 00. d Không, bởi vì kết quả đúng là (1) 1111. 30/ Dựa vào các thông tin đã cho trên hình 4-2. Giá trị đầu ra của bộ cộng là: Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 22
a 0101 b 1010 c (1) 1010 d 1001 31/ Các đầu ra của bộ giải mã trong hình 4-3: a tích cực ở mức cao. b tích cực ở mức thấp. c tất cả đều ở mức thấp khi đầu vào là 0000. d tích cực ở chế độ 3 trạng thái. 32/ Dựa trên hình 4-4, khoảng giá trị đầu vào xác định là: a 1111 đến 0110. b 0000 đến 1001. c 0001 đến 1001 d Không phải các trường hợp kể trên. 33/ Nếu từ dữ liệu 8-bit có mẫu bit là 1010 0101, hệ thống parity lẻ: a không yêu cầu bit chẵn/ lẻ. Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 23
b không thể sử dụng từ dữ liệu này. c yêu cầu bit chẵn/ lẻ ở mức logic thấp. d yêu cầu bit chẵn/ lẻ ở mức logic cao. 34/ Nếu từ dữ liệu 8-bit có mẫu bit là 1010 0101, hệ thống parity chẵn: a không yêu cầu bit chẵn lẻ. b yêu cầu bit chẵn/ lẻ ở mức logic cao. c yêu cầu bit chẵn/ lẻ ở mức logic thấp. d không thể sử dụng từ dữ liệu này. 35/ Cho mạch tổ hợp hình 4-5, hãy xác định hàm ra của mạch: a ABC+++ ABC ABC ABC b (ABC)(ABC)(ABC)(ABC)++ ++ ++ ++ c (ABC)(ABC)(ABC)(ABC)++ ++ ++ ++ d ABC+++ ABC ABC ABC 36/ Cho mạch tổ hợp hình 4-6, hãy xác định hàm ra của mạch: a f= A+B +A . A+B +B b f= A+B +A + A+B +B c fAB= A + AB B d fAB= A AB B 37/ Cho mạch mã hoá hình 4-7, hãy xác định hàm D của mạch: Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 24
a D13589=++++ b D13579=++++ c D= 1.3.5.7.9 d D= 1.3.5.6.9 38/ Cho mạch mã hoá hình 4-8, hãy xác định hàm C của mạch: a C= 2.3.6.7 Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 25
b C2367=+++ c C2.3.4.6.7= d C23467=++++ 39/ Nếu E = 1 thì hình 4-9 là mạch điện có chức năng gì: a Bộ hợp kênh 2 lối vào. b Bộ mã hoá 2 lối vào. c Bộ phân kênh 2 lối vào. d Bộ chọn địa chỉ nhị phân 2 lối vào. 40/ Nếu A là đường địa chỉ, K và K là đường dữ liệu thì hình 4-10 là mạch điện có chức năng 1 0 gì: a Bộ hợp kênh 2 lối vào. b Bộ chọn địa chỉ nhị phân 2 lối vào c Bộ mã hoá 2 lối vào. d Bộ phân kênh 2 lối vào. 41/ Nếu A là đường địa chỉ, K là đường dữ liệu thì hình 4-11 là mạch điện có chức năng gì: a Bộ mã hoá 2 lối vào. b Bộ phân kênh 2 lối vào. c Bộ hợp kênh 2 lối vào. d Bộ chọn địa chỉ nhị phân 2 lối vào 42/ Hình 4-12 là mạch điện có chức năng gì: a Mạch bán tổng. b Mạch bán hiệu. c Mạch hiệu toàn phần. Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 26
d Mạch tổng toàn phần. 43/ Dựa vào sơ đồ khối và bảng cho trong hình 4-13, ta kết luận: a tại một thời điểm, có thể chọn nhiều hơn một đầu vào. b đầu ra Y ở mức thấp và đầu ra Y ở mức cao khi IC được phép hoạt động. c đầu ra Y ở mức thấp và đầu Y ở mức cao khi IC không được phép hoạt động. d các đầu vào chọn luôn luôn cho phép một đầu vào hoạt động. 44/ Dựa vào sơ đồ khối và bảng cho trong hình 4-14, ta kết luận: a lối vào khống chế STRB không thể là dạng xung. b các mức đầu ra không thể xác định. c các đầu ra Y và Y có cùng mức logic với đầu vào được chọn. d đầu ra Y lấy mức logic của đầu vào được chọn và đầu ra Y lấy mức logic đảo của đầu vào được chọn. 45/ Trên bộ giải mã 7 đoạn được minh hoạ trong hình 4-15 thì: Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 27
a tại một thời điểm hoạt động, có thể có nhiều hơn một đầu ra ở trạng thái tích cực b tại một thời điểm hoạt động, chỉ một đầu ra ở trạng thái tích cực. c tất cả các đầu ra phải đồng thời ở trạng thái tích cực. d tất cả các đầu ra phải đồng thời ở trạng thái không tích cực. 46/ Trong bộ giải mã trong hình 4-16, mức đầu ra tích cực ở mức logic: a không xác định được, vì không chỉ rõ kết nối với nguồn cấp b trung bình c thấp d cao 47/ Hình 4-17 minh hoạ hai thiết bị hiển thị 7-đoạn đặt kề nhau. Dải đếm thập phân của cấu hình này là: Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 28
a từ 00 đến 100 b từ 0 đến 9 và từ 0 đến 9 c từ 00 đến FF hoặc từ 00 đến 255 d từ 0 đến 99 48/ Mạch điện hình 4-18 có chức năng gì? a Bộ mã hoá từ thập phân sang BCD 8421 b Bộ giải mã từ BCD 8421 sang thập phân c Bộ mã hoá ưu tiên d Bộ giải mã bảy đoạn 49/ Để xây dựng bộ cộng nhị phân 4 bit theo phương pháp song song thì phải thực hiện: Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 29
a Cnối với C , C nối với C ,C nối với C ,C nối với C V1 R3 R0 V1 R1 V2 R2 V3 b C= ‘0’, C nối với C ,C nối với C ,C nối với C . V0 R0 V1 R1 V2 R2 V3 c C=’1’, C nối với C ,C nối với C ,C nối với C V0 R0 V1 R1 V2 R2 V3 d Không trường hợp nào đúng. 50/ Mạch điện hình 4-19 có chức năng gì? a Mạch hiệu toàn phần. b Mạch tổng toàn phần. c Mạch bán tổng. d Mạch bán hiệu. 51/ Trong hình 4-20, nếu đầu vào 6 ở mức thấp. Dẫn đến: a đầu ra BCD có mức logic là 1001. b đầu ra BCD có mức logic là 0110. c không có đầu ra nào ở mức logic thấp. d không có đầu ra nào ở mức logic cao. 52/ Trong hình 4-21, đèn LED 2: Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 30
a không thể được điều khiển sáng bởi cổng OR. b sáng khi cả hai đầu vào cổng OR ở mức cao. c sáng khi một trong hai đầu vào cổng OR ở mức thấp. d luôn luôn được điều khiển sáng bởi cổng OR. 53/ Trong mạch hình 4-22, chiều dòng điện của đoạn-g: a đi vào bộ điều khiển vì IC ở trạng thái phun dòng b đi ra khỏi bộ điều khiển vì IC ở trạng thái phun dòng. c đi vào bộ điều khiển vì IC ở trạng thái hút dòng. d đi ra khỏi bộ điều khiển vì IC ở trạng thái hút dòng. 54/ Trong mạch hình 4-23, M là đầu điều khiển, nếu M = 0 thì mạch có chức năng gì? a Mạch hiệu toàn phần. Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 31
b Mạch bán tổng. c Mạch tổng toàn phần d Mạch bán hiệu 55/ Trong mạch hình 4-24, M là đầu điều khiển, nếu M = 1 thì mạch có chức năng gì: a Mạch bán hiệu b Mạch bán tổng. c Mạch hiệu toàn phần. d Mạch tổng toàn phần 56/ Cho bảng trạng thái của mạch toàn tổng như sau, biểu thức lối ra là: a b c d 57/ Cho bảng trạng thái của mạch hiệu toàn phần như sau, biểu thức lối ra là: Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 32
a b c d 58/ IC 7483 là bộ cộng 2 số nhị phân 4 bit, mạch hình 4-25 có chức năng gì? a Mạch cộng 2 số nhị phân 4 bit b Mạch nhân 2 số nhị phân 4 bit c Mạch cộng 2 số nhị phân 4 bit theo bù 1 d Mạch cộng 2 số nhị phân 4 bit theo bù 2 Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 33
59/ IC 7483 là bộ cộng 2 số nhị phân 4 bit, mạch hình 4-26 có chức năng gì? a Mạch cộng 2 số nhị phân 4 bit theo bù 1. b Mạch cộng 2 số nhị phân 4 bit. c Mạch nhân 2 số nhị phân 4 bit d Mạch cộng 2 số nhị phân 4 bit theo bù 2. 60/ IC 7483 là bộ cộng 2 số nhị phân (số A và B) 4 bit, mạch hình 4-27 là mạch cộng trừ 2 số theo bù 1, mạch có chức năng gì khi M = 0 và M = 1: a M = 0 → (A + B);M = 1 → (A − B) b Cả hai trường hợp trên đều đúng. c M = 0 → (A − B);M = 1 → (A + B) d Không thực hiện được phép tính. Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 34
61/ IC 7483 là bộ cộng 2 số nhị phân (số A và B) 4 bit, mạch hình 4-28 là mạch cộng trừ 2 số theo bù 2, mạch có chức năng gì khi M = 0 và M = 1: a M = 0 → (A + B);M = 1 → (A − B) b M = 0 → (A − B);M = 1 → (A + B) c Cả hai trường hợp trên đều đúng. d Không thực hiện được phép tính. CHƯƠNG 5. MẠCH LOGIC TUẦN TỰ 1/ Mạch logic tuần tự là mạch: a Không những tín hiệu ở đầu ra phụ thuộc vào tín hiệu ở đầu vào mà còn phụ thuộc vào trạng thái trong của mạch tại thời điểm đang xét b Không có phương án nào đúng c Có tín hiệu ở đầu ra chỉ phụ thuộc vào tín hiệu ở đầu vào của mạch tại thời điểm đang xét d Cả hai phương án trên đều đúng 2/ Trong các loại trigơ sau, trigơ nào còn tồn tại tổ hợp cấm: a Trigơ JK b Trigơ T c Trigơ RS d Trigơ D 3/ Trigơ JK đồng bộ cấu tạo từ cổng NAND hoạt động ở: a Cả hai sườn xung. b Sườn âm của xung nhịp c Sườn dương của xung nhịp d Cả ba phương án trên đều đúng 4/ Trigơ JK đồng bộ cấu tạo từ cổng NOR hoạt động ở a Sườn dương của xung nhịp b Cả hai sườn xung. c Cả ba phương án trên đều đúng. d Sườn âm của xung nhịp 5/ Các loại trigơ MS hoạt động ở Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 35
a Cả ba phương án trên đều đúng b Sườn âm của xung nhịp c Cả hai sườn xung d Sườn dương của xung nhịp. 6/ Nếu đầu vào D của trigơ thay đổi thì đầu ra a sẽ thay đổi theo D sau khi có xung nhịp clock ở đầu vào b thay đổi trạng thái của nó một cách tức thời c sẽ thay đổi sau khi có 2 xung nhịp clock ở đầu vào d sẽ không thay khi có xung nhịp tiếp theo 7/ Một trigơ JK ở chế độ lật. Nếu tần số Clock của nó là 2000 hz thì tần số tại lối ra là a 4000 hz b 4000 hz c 500 hz d 1000 hz 8/ Phương trình đặc trưng của trigơ JK là k a QJQKQ=+ k b QJQKQ=+ k c QJQKQ=+ k d QJQKQ=+ 9/ Phương trình đặc trưng của trigơ RS là k a QSRQ=+ và SR = 1 k b QSRQ=+ và SR = 1 k c QSRQ=+ và SR = 0 k d QSRQ=+ và SR = 0 10/ Phương trình đặc trưng của trigơ D là k a QDQ=+ k b QD= k c QDQ= k d QD= 11/ Phương trình đặc trưng của trigơ T là k a QTQTQ=+ k b QTQTQ=+ k c QTQTQ=+ k d QTQTQ=+ 12/ Mô hình Mealy là mô hình: a có hàm ra phụ thuộc vào tín hiệu vào và trạng thái trong của mạch b có hàm ra phụ thuộc vào trạng thái trong của mạch. Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 36
c không có phương án nào đúng. d có hàm ra phụ thuộc vào tín hiệu vào. 13/ Mô hình Moore là mô hình: a có hàm ra phụ thuộc vào tín hiệu vào. b không có phương án nào đúng. c có hàm ra phụ thuộc vào trạng thái trong của mạch. d có hàm ra phụ thuộc vào tín hiệu vào và trạng thái trong của mạch. 14/ Phần tử lưu giữ thông tin của bộ ghi dịch là: a Trigơ T. b Trigơ JK. c Trigơ RS. d Trigơ D 15/ Để tạo ra được một Trigơ Chính - phụ (MS) cần a hai trigơ cùng loại. b bốn trigơ cùng loại. c ba trigơ cùng loại đồng bộ. d hai trigơ cùng loại đồng bộ 16/ Một bộ đếm nhị phân 5 bit thì tần số tại lối ra của bit có trọng số lớn nhất so với tần số xung nhịp a nhỏ hơn 64 lần b nhỏ hơn 8 lần c nhỏ hơn 16 lần d nhỏ hơn 32 lần 17/ Trong bộ đếm đồng bộ, các lối vào Clock a phải được nối với trigơ LSB của bộ đếm. b phải là dạng xung được phát theo kiểu đơn bước. c phải được nối với trigơ MSB của bộ đếm. d là chung cho mỗi trigơ của bộ đếm. 18/ Trong bộ đếm không đồng bộ, tín hiệu cần đếm a phải được nối với trigơ LSB của bộ đếm. b phải là dạng sóng sin. c là chung cho mỗi trigơ của bộ đếm. d phải được nối với trigơ MSB của bộ đếm. 19/ Tần số đầu vào của một bộ đếm không đồng bộ 4 bit là 1MHz. Vậy tần số tại đầu ra tại lối ra có trọng số lớn nhất (MSB) là bao nhiêu? a 62,5 KHz. b 125 KHz. c 1000 KHz. d 500 KHz. 20/ Khi phát xung clock vào bộ đếm không đồng bộ thì xung clock là: a Tín hiệu điều khiển trigơ MSB của bộ đếm. b Tín hiệu điều khiển tất cả các đầu vào. c Tín hiệu điều khiển trigơ LSB của bộ đếm. d Trạng thái tĩnh. Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 37
21/ Hệ số chia tần số cho một bộ đếm không đồng bộ 5 bit lần lượt là: a Tất cả các trường hợp trên, phụ thuộc vào tần số xung clock. b 1, 2, 4 , 8 và 16. c 1, 2, 4, 16 và 32. d 2, 4, 8, 16 và 32 22/ Một bộ đếm đồng bộ Mod 10 sẽ: a Đếm từ 0 → 9 b Đếm từ 0 → 10 c Luôn là 0 → 15 d Luôn là 15. 23/ Bộ ghi dịch dùng để dịch trái dữ liệu vào nối tiếp thì luồng bit dữ liệu chuyển động từ a Không có trường hợp nào ở trên. b Từ phải qua trái. c Từ trái qua phải. d Từ phải qua trái sau đó từ trái qua phải. 24/ Bộ ghi dịch dùng để dịch phải dữ liệu vào nối tiếp thì luồng bit dữ liệu chuyển động từ a Từ trái qua phải. b Từ phải qua trái sau đó từ trái qua phải c Không có trường hợp nào ở trên. d Từ phải qua trái. 25/ Dữ liệu nạp vào bộ ghi dịch có thể: a chỉ là kiểu dữ liệu thay đổi luân phiên. b Là bất kỳ kiểu dữ liệu nào. c chỉ là kiểu dữ liệu ở mức cao. d chỉ là kiểu dữ liệu ở mức thấp 26/ Khi tần số xung nhịp của bộ đếm nối tiếp tăng thì: a Giảm khả năng đếm lớn nhất của nó b Chức năng của các đầu vào xoá (CLEAR) và lập (SET) không bị ảnh hưởng gì. c Tăng khả năng đếm lớn nhất của nó d Các đầu vào xoá (CLEAR) và lập (SET) sẽ không điều khiển tất cả các trigơ của bộ đếm 27/ Nếu cấp một xung clock vào bộ đếm nối tiếp thì: a Cho phép một bộ đếm nối tiếp chạy trong chế độ không đồng bộ. b Thay đổi lần lượt các chế độ hoạt động của bộ đếm nối tiếp. c Xác định số đếm lớn nhất của bộ đếm nối tiếp. d Chuyển một bộ đếm nối tiếp thành một bộ đếm song song. 28/ Nếu như bộ đếm được xoá và sau đó đầu ra Q (BIT 4) được nối với lối CLEAR (xoá) của bộ đếm thì: a Bộ đếm sẽ đếm đến số thứ 8, sau đó sẽ reset (xoá) lại. b Bộ đếm sẽ đếm đến số thứ 8, sau đó sẽ preset (lập) lại c Bộ đếm sẽ không hoạt động. d Tất cả các đầu ra của bộ đếm sẽ trùng pha. 29/ Chân CLEAR (xoá) của bộ đếm hoạt động ở mức tích cực thấp. Khi chân CLEAR được đưa xuống mức thấp thì bộ đếm: a Tiếp nhận xung xoá, lúc này tất cả các đầu ra không đảo được đặt ở mức thấp Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 38
b Tiếp nhận xung xoá, lúc này tất cả các đầu ra đảo được đặt cố định ở mức thấp c Dao động giữa giá trị đếm lớn nhất và giá trị nhỏ nhất d Không tiếp nhận xung xoá bởi vì xung CLOCK chạy tự do 30/ Chân SET (lập) của bộ đếm hoạt động ở mức tích cực thấp. Khi chân SET (lập) được đưa xuống mức thấp thì bộ đếm a Không tiếp nhận xung lập bởi vì xung CLOCK chạy tự do b Tiếp nhận xung lập, lúc này tất cả các đầu ra không đảo được đặt ở mức cao c Dao động giữa giá trị đếm lớn nhất và giá trị nhỏ nhất d Tiếp nhận xung lập, lúc này tất cả các đầu ra đảo được đặt cố định ở mức cao 31/ Nếu kích hoạt một bộ đếm nối tiếp 4 bit thì tại các lối ra đảo của chúng sẽ a Đếm từ 15 → 10 b Luôn là 15 c Đếm từ 0 → 15 d Luôn là 0 32/ Cần bao nhiêu chu kỳ xung clock đầu vào để phát ra một chu kỳ xung tại lối ra có trọng số lớn nhất (MSB) của bộ đếm nối tiếp 4 bit a 4 b 8 c 16 d 32 33/ Các Trigơ JK sử dụng trong bộ đếm nối tiếp được xây dựng bằng cách a Nối tất cả các lối vào J, K, CLR và PR với V . CC b Cấu trúc mạch Trigơ JK giống như một mạch Trigơ T c Nối lối vào J và K với V và vô hiệu hoá các lối vào CLR (xoá) và PR (lập) CC d Sử dụng bất kỳ cấu trúc nào dưới đây 34/ Cần bao nhiêu chu kỳ xung clock đầu vào để phát ra một chu kỳ xung tại lối ra có trọng số lớn nhất (MSB) của bộ đếm song song 4 bit a 8 b 32 c 16 d 4 35/ Nếu kích hoạt một bộ đếm song song 4 bit thì tại các lối ra đảo của chúng sẽ: a Luôn là 15 b Luôn là 0 c Đếm từ 0 → 15 d Đếm từ 15 → 10 36/ Khi tần số xung nhịp của bộ đếm song song giảm thì: a Chức năng của các đầu vào xoá (CLEAR) và lập (SET) không bị ảnh hưởng gì. b Các đầu vào xoá (CLEAR) và lập (SET) không điều khiển tất cả các trigơ của bộ đếm c Tăng khả năng đếm lớn nhất của nó d Giảm khả năng đếm lớn nhất của nó 37/ Chức năng nạp dữ liệu vào song song của bộ ghi dịch sử dụng trigơ D a Là một lối vào ưu tiên. Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 39
b Yêu cầu sườn âm của xung clock c Là lối vào ưu tiên cùng chung với dữ liệu vào nối tiếp d Yêu cầu sườn dương của xung clock 38/ Trong một số chu kỳ xung clock, hướng dịch của dữ liệu a Không có trường hợp nào ở trên b Phải là một hướng c Có thể thay đổi lần lượt giữa phải và trái. d Có thể đồng thời hai hướng 39/ Trong bộ đếm vòng, dữ liệu có dạng a Tất cả là bit 1 chạy vòng tròn b Chỉ có 1 bit 0 chạy vòng tròn c Tất cả là bit 0 chạy vòng tròn. d Chỉ có 1 bit 1 chạy vòng tròn 40/ Trong bộ đếm vòng xoắn, dữ liệu có dạng a Tăng dần bit 1 b Giảm dần bit 1 sau đó tăng dần bit 1 c Tăng dần bit 0 sau đó giảm dần bit 0. d Tăng dần bit 1 sau đó giảm dần bit 1 41/ Trong bộ ghi dịch 4 bit cần bao nhiêu xung clock để lấy dữ liệu ra theo cách song song: a 7 xung. b 6 xung. c 5 xung. d 4 xung 42/ Trong bộ ghi dịch 4 bit cần bao nhiêu xung clock để lấy dữ liệu ra theo cách nối tiếp? a 5 xung. b 7 xung c 8 xung. d 6 xung. 43/ Trong bộ ghi dịch 4 bit, dữ liệu cần nạp theo cách nối tiếp là D D D D , 3 2 1 0 khi thực hiện dịch phải dữ liệu cần dịch bit nào trước? a D. 3 b D. 1 c D. 2 d D. 0 44/ Trong bộ ghi dịch 4 bit, dữ liệu cần nạp theo cách nối tiếp là D D D D , 3 2 1 0 khi thực hiện dịch trái dữ liệu cần dịch bit nào trước? a D. 2 b D. 1 c D. 0 d D. 3 45/ Trong bộ ghi dịch 8 bit, cần bao nhiêu trigơ? a 7 Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 40
b 8 c 5 d 6 46/ Bộ đếm vòng xoắn là bộ đếm mã Johnson? a Đúng b Sai 47/ Bộ đếm vòng là bộ đếm mã Johnson? a Đúng b Sai 48/ Trigơ JK đồng bộ có thế được dùng để xây dựng bộ ghi dịch? a Sai b Đúng 49/ Cho hình 5-1. Cho biết đây là Mod mấy? a Mod 1. b Mod 2. c Mod 4. d Mod 3. 50/ Cho hình 5-2. Cho biết dạng sóng của Q ? 0 a Hình (c). b Hình (b). c Hình (d). d Hình (a) Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 41
51/ Cho hình 5-3. Cho biết đây là Mod mấy? a Mod 1. b Mod 3. c Mod 4. d Mod 2. 52/ Cho hình 5-4. Cho biết dạng sóng của Q ? 0 a Hình (c). b Hình (b). c Hình (a). d Hình (d). 53/ Cho hình 5-5. Cho biết đây là Mod mấy? a Mod 4. b Mod 5. c Mod 3. d Mod 2. 54/ Cho hình 5-6. Cho biết dạng sóng của Q ? 1 Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 42
a Hình (a). b Hình (d). c Hình (b). d Hình (c). 55/ Cho hình 5-7. Cho biết dạng sóng của Q và Q ? 1 0 a Hình (d). b Hình (c). c Hình (b). d Hình (a). Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 43
56/ Cho hình 5-8. Cho biết dạng sóng của Q ? 1 a Hình (d). b Hình (a). c Hình (c). d Hình (b). 57/ Cho hình 5-9. Cho biết dạng sóng của Q và Q ? 1 0 a Hình (c). b Hình (b). c Hình (d). d Hình (a). Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 44
58/ Cho hình 5-10. Cho biết đây là Mod mấy? a Mod 5. b Mod 3. c Mod 4. d Mod 2. 59/ Cho hình 5-11. Cho biết dạng sóng của Q ? 1 a Hình (d). b Hình (b). c Hình (c). d Hình (a). 60/ Cho hình 5-12. Cho biết dạng sóng của Q và Q ? 1 0 Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 45
a Hình (b). b Hình (d). c Hình (c). d Hình (a). 61/ Cho hình 5-13. Cho biết đây là Mod mấy? a Mod 3, đếm tiến. b Mod 4, đếm tiến. c Mod 3, đếm lùi. d Mod 4, đếm lùi. 62/ Cho hình 5-14. Cho biết dạng sóng của Q và Q ? 0 1 Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 46
a Hình (d). b Hình (a). c Hình (c). d Hình (b). 63/ Cho hình 5-15. Cho biết đây là bộ đếm Mod mấy? a Mod 4, đếm tiến. b Mod 5, đếm tiến. c Mod 5, đếm lùi. d Mod 4, đếm lùi. 64/ Cho hình 5-16. Cho biết dạng sóng của Q và Q ? 0 1 Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 47
a Hình (a). b Hình (b). c Hình (d). d Hình (c). 65/ Cho bộ đếm nối tiếp 4 bit, nếu thời gian trễ của 1 trigơ là τ thì thời gian trễ của bộ đếm là bao nhiêu (bỏ qua các thời gian trễ khác)? a 3τ b τ c 2τ d 4τ 66/ Cho bộ đếm song song 4 bit, nếu thời gian trễ của 1 trigơ là τ thì thời gian trễ của bộ đếm là bao nhiêu (bỏ qua các thời gian trễ khác)? a 4τ b 3τ c 2τ d τ 67/ Cho hình 5-17. Đồ hình trạng thái của mạch là hình nào? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 48
a Hình (d). b Hình (b). c Hình (c). d Hình (a). 68/ Cho hình 5-18. Đồ hình trạng thái của mạch là hình nào? a Hình (c). b Hình (b). c Hình (a). d Hình (d). 69/ Cho hình 5-19. Đồ hình trạng thái của mạch là hình nào? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 49
a Hình (b). b Hình (a). c Hình (c). d Hình (d). 70/ Cho hình 5-19. Đồ hình trạng thái của mạch là hình nào? a Hình (b). b Hình (c). c Hình (a). d Hình (d). 71/ Cho hình 5-20. Đồ hình trạng thái của mạch là hình nào? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 50
a Hình (a). b Hình (c). c Hình (d). d Hình (b). 72/ Cho hình 5-21. Bảng trạng thái của mạch là bảng nào? a Bảng (b). b Bảng (a). c Bảng (d). d Bảng (c). 73/ Cho hình 5-22. Bảng trạng thái của mạch là bảng nào? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 51
a Bảng (c). b Bảng (d). c Bảng (b). d Bảng (a). 74/ Cho hình 5-23. Bảng trạng thái của mạch là bảng nào? a Bảng (a). b Bảng (d). c Bảng (c). d Bảng (b). 75/ Cho hình 5-24. Bảng trạng thái của mạch là bảng nào? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 52
a Bảng (c). b Bảng (b). c Bảng (d). d Bảng (a). 76/ Cho hình 5-25. Bảng trạng thái của mạch là bảng nào? a Bảng (c). b Bảng (a). c Bảng (d). d Bảng (b). 77/ Cho hình 5-26. Bảng trạng thái của mạch là bảng nào? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 53
a Bảng (a). b Bảng (d). c Bảng (b). d Bảng (c). 78/ Cho bộ đếm hình 5-27. Cho biết đây là bộ đếm Mod mấy? a Mod 4. b Mod 6. c Mod 3. d Mod 5. 79/ Cho hình 5-28. Cho biết dạng sóng của Q và Q ? 0 1 Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 54
a Hình (c). b Hình (b). c Hình (a). d Hình (d). 80/ Cho hình 5-29. Bảng trạng thái của mạch là bảng nào? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 55
a Bảng (d). b Bảng (b). c Bảng (c). d Bảng (a). 81/ Cho hình 5-30. Đồ hình trạng thái của mạch là hình nào? a Hình (d). b Hình (c). c Hình (b). d Hình (a). 82/ Cho hình 5-31. Cho biết đây là Mod mấy? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 56
a Mod 9. b Mod 8. c Mod 6. d Mod 7. 83/ Cho hình 5-32. Cho biết dạng sóng của Q ? 2 a Hình (d). b Hình (b). c Hình (c). d Hình (a). 84/ Cho hình 5-33. Bảng trạng thái của mạch là bảng nào? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 57
a Bảng (a). b Bảng (b). 85/ Cho hình 5-34. Đồ hình trạng thái của mạch là hình nào? a Hình (b). b Hình (a). 86/ Cho hình 5-35. Cho biết đây là có thế đếm được Mod mấy? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 58
a Mod 8. b Mod 5. c Mod 7. d Mod 6. 87/ Cho hình 5-36. Cho biết dạng sóng của Q ? 2 a Hình (c). b Hình (b). c Hình (d). d Hình (a). 88/ Cho hình 5-37. Bảng trạng thái của mạch là bảng nào? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 59
a Bảng (b). b Bảng (a). 89/ Cho hình 5-38. Đồ hình trạng thái của mạch là hình nào? a Hình (b). b Hình (a). 90/ Cho hình 5-39. Cho biết đây là có thế đếm được Mod mấy? a Mod 8, đếm tiến. Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 60
b Mod 7, đếm tiến. c Mod 8, đếm lùi. d Mod 7, đếm lùi. 91/ Cho hình 5-40. Cho biết dạng sóng của Q , Q và Q ? 2 1 0 a Hình (c). b Hình (b). c Hình (a). d Hình (d). 92/ Cho hình 5-41. Bảng trạng thái của mạch là bảng nào? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 61
a Bảng (b). b Bảng (a). 93/ Cho hình 5-42. Đồ hình trạng thái của mạch là hình nào? a Hình (b). b Hình (a). 94/ Cho hình 5-43. Cho biết đây là có thế đếm được Mod mấy? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 62
a Mod 8, đếm tiến. b Mod 8, đếm lùi. c Mod 7, đếm tiến. d Mod 7, đếm lùi. 95/ Cho hình 5-44. Cho biết dạng sóng của Q , Q và Q ? 2 1 0 a Hình (a). b Hình (b). c Hình (d). d Hình (c). 96/ Cho hình 5-45. Bảng trạng thái của mạch là bảng nào? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 63
a Bảng (a). b Bảng (b). 97/ Cho hình 5-46. Đồ hình trạng thái của mạch là hình nào? a Hình (a). b Hình (b). 98/ Cho hình 5-47. Cho biết đây là có thế đếm được Mod mấy? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 64
a Mod 7, đếm tiến. b Mod 8, đếm tiến. c Mod 7, đếm lùi. d Mod 8, đếm lùi. 99/ Cho hình 5-48. Cho biết dạng sóng của Q , Q và Q ? 2 1 0 a Hình (d). b Hình (a). c Hình (c). d Hình (b). 100/ Cho hình 5-49. Bảng trạng thái của mạch là bảng nào? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 65
a Bảng (b). b Bảng (a). 101/ Cho hình 5-50. Đồ hình trạng thái của mạch là hình nào? a Hình (a). b Hình (b). 102/ Cho bộ đếm hình 5-51. Cho biết đây là bộ đếm Mod mấy? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 66
a Mod 6. b Mod 5. c Mod 8. d Mod 7. 103/ Cho hình 5-52. Giả sử trạng thái ban đầu Q Q Q là 100, 0 1 2 sau 2 xung Clock thì trạng thái lối ra là bao nhiêu? a 010 b 100 c 001 d 000 104/ Cho hình 5-53. Giả sử trạng thái ban đầu Q Q Q là 000, 0 1 2 sau 3 xung Clock thì trạng thái lối ra là bao nhiêu? a 111 b 011 c 110 d 001 105/ Cho hình 5-54. Giả sử trạng thái ban đầu Q Q Q là 000, 0 1 2 sau 3 xung Clock thì trạng thái lối ra là bao nhiêu? a 111 b 001 c 011 Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 67
d 110 106/ Cho hình 5-55. Giả sử trạng thái ban đầu Q Q Q là 111, 0 1 2 sau 3 xung Clock thì trạng thái lối ra là bao nhiêu? a 110 b 011 c 001 d 000 107/ Cho hình 5-56. Giả sử dữ liệu cần nạp vào thanh ghi là 1101, sau 4 xung Clock thì trạng thái lối ra Q Q Q Q là bao nhiêu? 0 1 2 3 a 1110 b 1001 c 1011 d 1101 108/ Cho hình 5-57. Giả sử trạng thái ban đầu Q Q Q Q là 0000, 0 1 2 3 sau 4 xung Clock thì trạng thái lối ra Q Q Q Q là bao nhiêu? 0 1 2 3 a 0000 b 1101 c 1111 d 1011 CHƯƠNG 6. MẠCH PHÁT XUNG Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 68
1/ Đặc điểm nổi bật nhất của mạch dao động đa hài dùng thạch anh là gì? a Biên độ tín hiệu lối ra ổn định b Tần số lối ra có thể điều chỉnh được c Tần số tín hiệu lối ra ổn định d Biên độ lối ra có thể điều chỉnh được 2/ Đặc điểm quan trọng nhất của trigơ Schmitt là gì? a Tần số hoạt động cao b Tính chống nhiễu cao vì nó hoạt động như bộ so sánh hai ngưỡng c Là bộ so sánh một ngưỡng d Công suất tiêu thụ thấp 3/ Mạch đa hài đợi là gì? a Là mạch phát xung điều hoà b Là mạch dao động đa hài có chân điều khiển c Là mạch phát xung vuông d Là mạch dao động đa hài có một trạng thái ổn định và một trạng thái tạm ổn định 4/ Trong mạch đa hài đợi kiểu vi phân như hình 6-1, nếu xung điều khiển có độ rộng lớn hơn xung đa hài đợi lối ra thì: a Xung lối ra bằng xung lối vào b Tín hiệu lối ra luôn bằng 1 c Tín hiệu lối ra luôn bằng 0 d Mạch vẫn hoạt động bình thường 5/ Các vị trí ngưỡng của cổng Schmitt được tạo ra bởi a hồi tiếp thuận. b hồi tiếp dương. c hồi tiếp ngược. d hồi tiếp âm. 6/ Ký hiệu nào dưới đây biểu diễn cổng Schmitt đảo? a Hình b. b Hình d. c Hình a. d Hình c. Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 69
7/ Trong một cổng Schmitt, hồi tiếp dương (hay trễ) dùng để a Không có trường hợp nào đúng b tăng khả năng dòng ra c tăng vùng không xác định của điện áp kích (mức chuyển trạng thái) d giảm mức ngưỡng của cổng 8/ Trong mạch đa hài hình 6-2, nếu không có điện trở R thì 1 a Xung lối ra là xung vuông có độ lấp đầy là 50% b Không có tín hiệu lối ra c Mạch vẫn phát xung và tần số lối ra chỉ phụ thuộc vào giá trị của R và C 2 d Mạch vẫn phát xung nhưng tần số rất cao 9/ Trong mạch đa hài hình 6-3, chu kỳ dao động của mạch được tính theo công thức: a T = 1,4 (2R + R )C 1 2 b T = 0,7 (2R + R )C 1 2 c T = 0,7 (R + 2R )C 1 2 d T = 1,1 (2R + R )C 1 2 10/ Trong mạch đa hài đợi hình 6-4, độ rộng xung của mạch được tính theo công thức Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 70
a T = 2,2 RC b T = 1,4 RC c T = 1,1 RC d T = 0,7 RC 11/ Trong mạch dao động đa hài cơ bản CMOS hình 6-5, chu kỳ dao động của mạch được tính theo công thức: a T = 2,2 RC b T = 0,7 RC c T = 1,1 RC d T = 1,4 RC 12/ Trong mạch đa hài đợi kiểu vi phân dùng NOR CMOS hình 6-6, chu kỳ dao động của mạch được tính theo công thức a T = 2,2 (R + R ) C 0 b T = 1,4 (R + R ) C 0 c T = 1,1 (R + R ) C 0 d T = 0,7 (R + R ) C 0 13/ Dạng sóng ra của trigơ Schmitt là a Xung vuông b sin c tam giác Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 71
d răng cưa 14/ Tần số của mạch dao động đa hài thạch anh phụ thuộc vào a R có trong mạch b Tinh thể thạch anh c R và C có trong mạch d C có trong mạch 15/ Trong mạch đa hài đợi hình 6-7, cho R = 50kΩ, C = 2,2μF tính độ rộng xung ra của mạch: a T = 1,11 ms b T = 1,21 ms c T = 11,2 ms d T = 12,1 ms 16/ Trong mạch đa hài đợi hình 6-8, cho điện trở đầu ra của cổng 1 R = 1000Ω, R= 10kΩ, C = 0 1μF , tính độ rộng xung ra của mạch: a T = 7,7 s b T = 7,7 μs c T = 7,7 ms d T = 7,7 ns 17/ Trong mạch đa hài hình 6-9, cho R = R = 1kΩ, C = 4,7μF tính tần số dao động của mạch: 1 2 Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 72
a f = 1000 kHz b f = 10 kHz c f = 100 kHz d f = 1 kHz 18/ Trigơ Schmitt được sử dụng: a giống như một bộ khuếch đại. b cho điện áp vào một chiều. c cho quá trình chuyển đổi sóng đầu vào nhanh. d cho quá trình chuyển đổi sóng đầu vào chậm 19/ Trong mạch đa hài đợi hình 6-10, nếu giá trị của tụ C rất bé (<0,1μF) thì mạch có hoạt động được không và tại sao? a Được - vì giá trị của tụ không ảnh hưởng đến hoạt động của mạch. b Không - xung kích vào chân 2 của IC là 1 xung âm. c Không - vì lúc đó tụ không có khả năng nạp điện và phóng điện. d Được - vì giá trị của điện trở sẽ bù cho giá trị của tụ điện. 20/ Trong mạch đa hài hình 6-11, cặp diode có chức năng gì? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 73
a Để hệ số lấp đầy bằng (1/4). b Để hệ số lấp đầy bằng 1. c Để hệ số lấp đầy bằng (1/2). d Để hệ số lấp đầy bằng 2. 21/ Trong mạch dao động đa hài có bao nhiêu trạng thái ổn định? a 3 b 1 c 2 d 4 22/ Một dạng sóng sin có thể được biến đổi sang dạng sóng hình vuông bằng cách sử dụng một: a bộ dao động đa hài. b bộ dao động đa hài dùng IC 555. c bộ dao động đa hài đợi. d trigơ Schmitt. 23/ Bộ dao động đa hài có yêu cầu xung kích khởi ? a Sai b Đúng 24/ Mạch nào được dùng để biến đổi các tín hiệu biến thiên một cách chậm chạp để làm đầu vào cho các mạch logic? a bộ dao động đa hài đợi. b trigơ Schmitt. c bộ dao động đa hài. d bộ dao động đa hài dùng IC 555. 25/ Cho mạch điện trigơ Schmitt ở hình 6-12, nếu tín hiệu lối vào có dạng tín hiệu như hình sau, tín hiệu lối ra nằm ở hình nào? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 74
a Hình a. b Hình b. c Hình c. d Hình d. 26/ Cho mạch điện trigơ Schmitt ở hình 6-13, nếu tín hiệu lối vào có dạng tín hiệu như hình sau, tín hiệu lối ra nằm ở hình nào Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 75
a Hình (b). b Hình (c). c Hình (a). d Hình (d). CHƯƠNG 7. BỘ NHỚ BÁN DẪN 1/ Thông tin trong bộ nhớ được lưu trữ ở dạng a Bát phân b nhị phân c thập phân d Hexa 2/ RAM là bộ nhớ mà a Không có trường hợp nào đúng b dữ liệu bị mất khi mất nguồn nuôi c cả hai câu trên đều đúng d dữ liệu không bị mất khi mất nguồn nuôi 3/ ROM là bộ nhớ mà a dữ liệu không bị mất khi mất nguồn nuôi b dữ liệu bị mất khi vẫn còn nguồn nuôi c dữ liệu bị mất khi mất nguồn nuôi d Không có trường hợp nào đúng 4/ DRAM là: a RAM tĩnh b bộ nhớ chỉ đọc c RAM động d bộ nhớ chỉ viết 5/ SRAM là a RAM tĩnh b bộ nhớ chỉ viết Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 76
c bộ nhớ chỉ đọc d RAM động 6/ DRAM là loại bộ nhớ a chỉ có thể đọc dữ liệu b không mất dữ liệu khi có nguồn nuôi c có thể bị mất dữ liệu khi có nguồn nuôi d chỉ có thể viết dữ liệu 7/ SRAM là loại bộ nhớ: a chỉ có thể viết dữ liệu. b có thể bị mất dữ liệu khi có nguồn nuôi. c chỉ có thể đọc dữ liệu d không mất dữ liệu khi có nguồn nuôi 8/ Cấu tạo của một ô nhớ DRAM gồm có a 1 transistor trường MOS và 1 diode b 1 transistor trường MOS và 1 tụ điện c 1 transistor lưỡng cực và 1 tụ điện d 1 transistor trường MOS và 1 trigơ 9/ Linh kiện lưu giữ bit thông tin của DRAM là a Trigơ b Tụ điện c Diode d Transistor 10/ Linh kiện lưu giữ bit thông tin của SRAM là a Tụ điện b Transistor c Diode d Trigơ 11/ DRAM được chế tạo bằng cách sử dụng công nghệ a lưỡng cực b Không có phương án nào đúng c lưỡng cực và MOS d MOS 12/ Thời gian truy nhập của bộ nhớ lưỡng cực so với bộ nhớ MOS là a lâu hơn b bằng nhau c Không có trường hợp nào đúng. d nhanh hơn 13/ PROM là loại bộ nhớ có thể sửa đổi dữ liệu được sau khi đã lập trình, đúng hay sai a Sai b Đúng 14/ Trong chip EPROM để cho ánh sáng tử ngoại đi qua khi cần xoá dữ liệu trong bộ nhớ thì nó phải có ___ a một cửa sổ b Hai cửa sổ làm bằng thuỷ tinh thạch anh Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 77
c cửa sổ làm bằng thuỷ tinh thạch anh d Hai cửa sổ 15/ Thời gian truy nhập của các chip ROM hiện nay so với các chip RAM là a bằng nhau b Không có đáp án nào đúng c lâu hơn d nhanh hơn. 16/ Số các byte cực đại có thể được lưu trữ trong bộ nhớ có dung lượng 1024 x 8 là bao nhiêu? a 1024 x 2 b 1024 x 4 c 1024 x 8 d 1024 17/ Số đường địa chỉ cần thiết trong bộ nhớ có dung lượng 1024 x 8 là bao nhiêu? a 13 b 10 c 12 d 11 18/ Số đường vào/ ra (I/O) cần thiết trong bộ nhớ có dung lượng 1024 x 8 là bao nhiêu? a 10 b 12 c 8 d 14 19/ Số đường địa chỉ cần thiết trong bộ nhớ có dung lượng 128KB là bao nhiêu? a 17 b 15 c 16 d 7 20/ Thời gian truy nhập của 1 RAM là 10 ns, thời gian tối thiểu phải mất đi giữa hai thao tác đọc là bao nhiêu ? a 40 ns b 10 ns c 20 ns d 30 ns 21/ Một EPROM có thể bị xoá bởi: a điện b tia tử ngoại c bẻ cầu chì. d đốt cầu chì. 22/ Bộ nhớ FLASH là bộ nhớ: a Không bay hơi. b Không có đáp án nào đúng. c Cả hai đáp án trên đều đúng. d Bay hơi. 23/ Bộ nhớ FLASH có cấu trúc giống như bộ nhớ Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 78
a EEPROM b DRAM c EPROM d SRAM 24/ Mục đích sử dụng chính của bộ nhớ FLASH là thay thế cho a ROM b Các ổ đĩa mềm và ổ đĩa cứng dung lượng nhỏ c RAM d CDROM 25/ Bộ nhớ CACHE có dung lượng so với bộ nhớ chính của máy tính là a tuỳ trường hợp b lớn hơn c bằng nhau d nhỏ hơn 26/ Bộ nhớ CACHE là bộ nhớ chứa các thông tin mà CPU a Cả hai trường hợp trên b Không có đáp án nào đúng c đã lâu không được sử dụng. d vừa sử dụng gần đây nhất. 27/ Cho bộ nhớ có dung lượng là 32k x 8, số đường địa chỉ và đường vào/ra là bao nhiêu? a 5 và 8 b 15 và 4. c 5 và 4. d 15 và 8 28/ Cho bộ nhớ có số đường địa chỉ là 10 và đường vào/ra là 8, hỏi dung lượng của nó là bao nhiêu tính theo byte và theo bit? a 1024 byte và 8 kbit. b 1kbyte và 4 kbit. c 1024 byte và 2 kbit. d 1kbyte và 1 kbit. 29/ Cho bộ nhớ RAM có số đường địa chỉ là 10 và đường vào dữ liệu là 8, hỏi dung lượng của nó là bao nhiêu tính theo byte và số đường dữ liệu ra? a 2 kbyte và 8 đường. b 1024 byte và 8 đường. c 1 kbyte và 4 đường. d 2048 byte và 4 đường. 30/ Cho bộ nhớ ROM có số đường địa chỉ là 5 và đường dữ liệu ra là 8, hỏi dung lượng của nó là bao nhiêu tính theo byte và số đường dữ liệu vào? a 32 byte và 0 đường. b 16 byte và 0 đường c 32 byte và 8 đường. d 16 byte và 8 đường. 31/ Cho bộ nhớ RAM có dung lượng 16 k x 8 muốn mở rộng dung lượng lên thành 32 k x 8 thì cần thêm mấy đường địa chỉ? a 4 đường Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 79
b 1 đường c 5 đường d 2 đường 32/ Cho chip nhớ RAM có dung lượng 16 k x 8 muốn mở rộng dung lượng lên thành 32 k x 8 thì cần mấy chip nhớ 16 k x 8 ? a 2 chip. b 3 chip. c 4 chip. d 5 chip. CHƯƠNG 8. LOGIC LẬP TRÌNH (PLD) 1/ Câu nào trong những câu sau không đúng khi nói về ưu điểm của phương pháp thiết kế mạch dùng IC có chức năng cố định? a- Chi phí thiết kế cao. b- Vận hành nhanh xung quanh bản thiết kế c- Tương đối dễ dàng khi thử nghiệm các mạch thiết kế a Câu c . b Câu b . c Câu a . d Không có câu nào sai. 2/ Câu nào trong những câu sau không đúng khi nói về ưu điểm của phương pháp thiết kế mạch dùng các ASIC (Aplication Specific IC)? a- Chi phí thiết kế thấp. b- Giảm thiểu được kích thước. c- Giảm thiểu được yêu cầu về điện. d- Việc thiết kế được thực thi dưới dạng này không thể sao chép được. a Câu c. b Câu d. c Câu a. d Câu b. 3/ Cấu tạo của PLD giống với loại nào? a EEPROM b Cả 3 loại trên. c PROM d EPROM 4/ Các phần tử có trong PLD là: a Cổng OR và XOR b Tất cả đáp án đều đúng c Trigơ d Cổng AND 5/ Cấu trúc chính của SPLD là: a PLA (Programmable Logic Array) b PAL (Programmable Array Logic) c PLA (Programmable Logic Array) và PAL (Programmable Array Logic) d Không có phương án nào đúng Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 80
6/ Mật độ logic của CPLD so với SPLD là a Thấp hơn b Bằng nhau. c Tuỳ từng trường hợp d Cao hơn 7/ Trong cấu trúc của CPLD, khối nào sau đây không có mặt: a Vi xử lý. b Khối logic. c Ma trận kết nối trung tâm d Khối Microcell. 8/ Trong cấu trúc của CPLD, khối Microcell chứa tài nguyên là a Diode b Tụ điện c Trigơ d Transistor 9/ Trong cấu trúc của CPLD, khối chức năng (function block) bao gồm a một khối logic và nhiều khối Microcell b khối Microcell c nhiều khối logic và một khối Microcell d khối logic 10/ Trong cấu trúc của CPLD, các khối chức năng (function block) được kết nối với nhau thông qua ___ a Ma trận kết nối trung tâm (Interconnect Array) b Ma trận kết nối hai chiều X-Y c Ma trận kết nối ba chiều X-Y-Z d Không có đáp án nào đúng. 11/ Trong cấu trúc của FPGA loại lập trình lại được, muốn thực hiện hàm logic tổ hợp thì phải dùng a Cấu trúc bảng tra LUT dựa vào SDRAM b Các cấu trúc thanh ghi c Cấu trúc vào/ra d Ma trận hạng tích AND, OR 12/ Trong các câu sau, câu nào không đúng a CPLD có cấu trúc đồng nhất b FPGA có cấu trúc không đồng nhất c Không có đáp án nào đúng d FPGA có cấu trúc đồng nhất 13/ Trong cấu trúc của FPGA loại lập trình 1 lần, muốn thực hiện hàm logic tổ hợp thì phải dùng a Các cổng logic truyền thống b Các cấu trúc thanh ghi. c Cấu trúc bảng tra LUT dựa vào SDRAM d Cấu trúc vào/ra 14/ Trong cấu trúc của FPGA, các khối được kết nối với nhau thông qua ___ a Ma trận kết nối ba chiều X-Y-Z Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 81
b Không có đáp án nào đúng c Ma trận kết nối hai chiều X-Y d Ma trận kết nối trung tâm (Interconnect Array) 15/ Trong cấu trúc của CPLD, khi mất nguồn nuôi thì cấu hình của nó sẽ a Không có đáp án nào đúng b Có thể bị mất có thể không. c bị mất đi. d được lưu lại 16/ Trong cấu trúc của FPGA, khi mất nguồn nuôi thì cấu hình của nó sẽ a bị mất đi b Có thể bị mất có thể không c Không có đáp án nào đúng d được lưu lại 17/ Quá trình thiết kế cho CPLD/FPGA chủ yếu là thực hiện trên các công cụ a Không có đáp án nào đúng b phần mềm c phần cứng. d cả 2 loại trên 18/ Khi thiết kế cho CPLD cần phải thực hiện theo trình tự nào? a Nhập thiết kế - tổng hợp thiết kế - kiểm tra, mô phỏng thiết kế - thực hiện thiết kế - mô phỏng định thời - cấu hình b Nhập thiết kế - kiểm tra, mô phỏng thiết kế - tổng hợp thiết kế - thực hiện thiết kế - mô phỏng định thời - cấu hình c Nhập thiết kế - tổng hợp thiết kế - mô phỏng định thời - kiểm tra, mô phỏng thiết kế - thực hiện thiết kế - cấu hình d Nhập thiết kế - mô phỏng định thời - tổng hợp thiết kế - kiểm tra, mô phỏng thiết kế - thực hiện thiết kế - cấu hình 19/ Khi thiết kế cho FPGA cần phải thực hiện theo trình tự nào? a Nhập thiết kế - tổng hợp thiết kế - mô phỏng định thời - kiểm tra, mô phỏng thiết kế - thực hiện thiết kế - cấu hình b Nhập thiết kế - kiểm tra, mô phỏng thiết kế - tổng hợp thiết kế - thực hiện thiết kế - mô phỏng định thời - cấu hình c Nhập thiết kế - mô phỏng định thời - tổng hợp thiết kế - kiểm tra, mô phỏng thiết kế - thực hiện thiết kế - cấu hình d Nhập thiết kế - tổng hợp thiết kế - kiểm tra, mô phỏng thiết kế - thực hiện thiết kế - mô phỏng định thời - cấu hình 20/ Ngôn ngữ lập trình cho CPLD/FPGA là a Ngôn ngữ lập trình C. b Ngôn ngữ lập trình Pascal c Ngôn ngữ mô tả phần cứng HDL d Ngôn ngữ lập trình Visual Basic 21/ Có mấy cách nhập thiết kế khi thiết kế CPLD/FPGA là a 2 cách : sử dụng ngôn ngữ HDL, dạng sơ đồ b 3 cách : sơ đồ nguyên lý, sử dụng ngôn ngữ HDL, dạng sơ đồ c 1 cách : sử dụng ngôn ngữ HDL d Nhập bất kỳ kiểu nào Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 82
22/ Trong lưu đồ thiết kế CPLD/FPGA, sau khi hoàn thành phần mô phỏng thiết kế, bước tổng hợp thiết kế có nhiệm vụ chuyển file mô tả VHDL thành a File cấu hình b File nestlist c File sơ đồ d File văn bản HDL 23/ Trong lưu đồ thiết kế CPLD/FPGA, phần thực hiện thiết kế gồm các bước a Biên dịch (translate), phân bố bản thiết kế vào chip (map) b Biên dịch (translate), phân bố bản thiết kế vào chip (map), định vị và định tuyến kết nối (place and route) c Phân bố bản thiết kế vào chip (map), định vị và định tuyến kết nối (place and route) d Biên dịch (translate), định vị và định tuyến kết nối (place and route) 24/ Để thực hiện mô phỏng hoạt động của thiết kế CPLD/FPGA, người ta có tính đến các tham số: thời gian trễ, thời gian truy nhập ? a Đúng b Sai 25/ Trong lưu đồ thiết kế CPLD/FPGA, phần thực hiện thiết kế có kết quả ở dạng a File cấu hình. b File văn bản HDL c File sơ đồ. d File nestlist. 26/ Trong lưu đồ thiết kế CPLD/FPGA, muốn nạp file cấu hình cho CPLD/FPGA thì phải nạp ở bước nào? a Cấu hình b Kiểm tra, mô phỏng thiết kế c Thực hiện thiết kế d Tổng hợp thiết kế 27/ Trong lưu đồ thiết kế FPGA, ở bước “ Cấu hình”: file “bitstream” (dòng bit) được nạp vào đâu để FPGA giữ lại được cấu hình đã nạp khi mất nguồn nuôi? a SRAM b PROM c EPROM d DRAM 28/ Một PLA bao gồm các mảng ___ có thể lập trình a NAND và NOR b AND và NOT c AND và OR d AND và XOR 29/ Để thiết kế một mạch kỹ thuật số có 32 biến cần có bao nhiêu PLA 16 lối vào và 8 đầu ra? a 3 b 2 c 4 d 5 Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 83
CHƯƠNG 9. NGÔN NGỮ MÔ TẢ PHẦN CỨNG – VHDL 1/ Đoạn mô tả kiến trúc sau mô tả mô hình phần cứng nào? a Trigơ JK hoạt động tại sườn dương xung clock b Cả hai loại trên c Không có đáp án nào đúng. d Trigơ JK hoạt động tại sườn âm xung clock 2/ Đoạn mô tả kiến trúc sau mô tả mô hình phần cứng nào? a Mạch phân kênh 1 vào - 8 ra b Mạch mã hoá địa chỉ c Mạch giải mã địa chỉ d Mạch hợp kênh 8 vào - 1 ra Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 84
3/ Đoạn mô tả kiến trúc nào mô tả cho mô hình thanh ghi 4 bit hoạt động sườn dương của clock, có tín hiệu chốt clock (CE) và thiết lập (PRE) không đồng bộ a Phương án C b Phương án D c Phương án A d Phương án B 4/ Đoạn mô tả kiến trúc nào mô tả cho cổng 3 trạng thái sau Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 85
a Phương án A b Phương án C c Phương án D d Phương án B 5/ Đoạn mô tả kiến trúc nào mô tả cho mô hình mạch chốt cổng đảo và Preset không đồng bộ như sau: Trong đó mô tả thực thể như sau: entity latch is port(D : in std_logic_vector(3 downto 0); G, PRE : in std_logic; Q : out std_logic_vector(3 downto 0)); end latch; Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 86
a Phương án C b Phương án A c Phương án D d Phương án B 6/ Đoạn mô tả kiến trúc nào mô tả cho mô hình mạch chốt cổng dương và xóa không đồng bộ như sau: Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 87
a Phương án D b Phương án A c Phương án B d Phương án C 7/ VHDL là ngôn ngữ a mô tả phần mềm b lập trình cơ bản c mô tả phần cứng d lập trình bậc cao 8/ Ngôn ngữ lập trình VHDL có phân biệt chữ hoa và chữ thường? a Sai b Đúng 9/ Các đối tượng trong VHDL là: a Tín hiệu - signal, dữ liệu - data, hằng - constant. b Tín hiệu - signal, biến - variable, dữ liệu - data. c Tín hiệu - signal, biến - variable, hằng - constant. d Tín hiệu - signal, biến - variable, ký tự - character. 10/ Trong VHDL, “tín hiệu - signal” dùng để: a Chứa các giá trị cụ thể. b Chứa các kết quả trung gian. Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 88
c Chứa các cổng logic. d Biểu diễn đường kết nối trong hệ thống. 11/ Trong VHDL, “tín hiệu - signal” được khai báo trong các process và trong các chương trình con? a Sai b Đúng 12/ Trong VHDL, “biến - variable” dùng để: a Chứa các kết quả trung gian. b Chứa các giá trị cụ thể. c Biểu diễn đường kết nối trong hệ thống. d Chứa các cổng logic 13/ Trong VHDL, “biến - variable” được khai báo và sử dụng trong các process và trong các chương trình con? a Sai b Đúng 14/ Trong VHDL, “hằng - constant” được khai báo trong các process và trong procedure? a Sai b Đúng 15/ Trong VHDL, cú pháp khai báo chung cho các đối tượng là a Đối _tượng tên đối_tượng : = kiểu_dữ_liệu. b Đối _tượng tên đối_tượng : kiểu_dữ_liệu. c Đối _tượng tên đối_tượng <= kiểu_dữ_liệu. d Đối _tượng tên đối_tượng = kiểu_dữ_liệu. 16/ Trong VHDL, kiểu “Boolean” nằm trong kiểu dữ liệu nào? a Kiểu của người thiết kế. b Kiểu ghép. c Kiểu mảng 2 chiều. d Kiểu vô hướng. 17/ Trong VHDL, kiểu “Boolean” có các giá trị là: a Các số thực. b Các số nguyên. c 0 và 1. d False và True. 18/ Trong VHDL, kiểu “Bit” có các giá trị là: a False và True. b Các số nguyên. c 0 và 1. d Các số thực. 19/ Trong VHDL, cú pháp gán “biến” là: a biến : = biểu_thức. b biến = biểu_thức. c biến : biểu_thức. d biến < = biểu_thức. Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 89
20/ Trong VHDL, cú pháp gán “tín hiệu” là: a Tín_hiệu_đích : = biểu_thức. b Tín_hiệu_đích < = biểu_thức. c Tín_hiệu_đích : biểu_thức. d Tín_hiệu_đích = biểu_thức. 21/ Trong VHDL, muốn gán 2 mảng với nhau thì 2 mảng đó phải: a Cùng kiểu. b Cùng kiểu và cùng giá trị. c Cùng độ lớn và cùng giá trị. d Cùng kiểu và cùng độ lớn. 22/ Trong VHDL, “Port” dùng để khai báo: a Danh sách các hằng số. b Danh sách các cổng logic vào/ra. c Danh sách các tham số. d Danh sách đối tượng vào/ra. 23/ Trong VHDL, “Generic” dùng để khai báo: a Danh sách các cổng logic vào/ra. b Danh sách các tham số. c Danh sách đối tượng vào/ra. d Danh sách các hằng số. 24/ Trong VHDL, khi mô tả “kiến trúc” của hệ thống số dùng: a Mô hình hoạt động (Behavior). b Mô hình luồng dữ liệu. c Mô hình cấu trúc logic (Structure) . d Cả ba đều đúng. 25/ Trong VHDL, “Process” có thể viết các mô tả dùng: a Không có đáp án nào đúng. b Cấu trúc lệnh tuần tự. c Cấu trúc lệnh hỗn hợp. d Cấu trúc lệnh song song. 26/ Trong VHDL, “Architecture” chứa: a Không có đáp án nào đúng. b Cấu trúc lệnh tuần tự. c Cấu trúc lệnh song song. d Cấu trúc lệnh hỗn hợp. 27/ Trong VHDL, khai báo thực thể (Entity) là khai báo: a Danh sách các cổng logic vào/ra b Danh sách các hằng số c Giao diện của hệ thống với bên ngoài d Danh sách đối tượng vào/ra 28/ Trong VHDL, muốn đánh dấu dòng chú thích thì dùng dấu a - - b < c * d % Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 90
29/ Trong VHDL, hướng tín hiệu của cổng có thể là a In, out, và buffer b In, out, inout và buffer c In, inout và buffer d In, out, và inout 30/ Trong VHDL, có các cách mô tả kiến trúc (Architecture) của môt phần tử hay một hệ thống số là a Mô hình hoạt động (Behaviour), mô hình cấu trúc logic (Structure), mô hình luồng dữ liệu b Mô hình thư viện, mô hình cấu trúc logic (Structure), mô hình luồng dữ liệu c Mô hình hoạt động (Behaviour), mô hình cấu trúc logic (Structure), mô hình thư viện d Mô hình hoạt động (Behaviour), mô hình thực thể, mô hình luồng dữ liệu 31/ Process mô tả mạch logic AND, chọn phương án đúng. a Phương án B b Phương án A. 32/ Hai mô tả cấu trúc chọn kênh sau tương đương nhau ? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 91
a Đúng b Sai 33/ Đoạn mô tả sau mô tả cho loại trigơ D hoạt động tại sườn âm hay sườn dương? a cả hai sườn xung b Không có đáp án nào đúng. c Sườn âm. d Sườn dương. 34/ Cho hình 9-1, đoạn mô tả nào dùng để tổng hợp mạch? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 92
a Phương án B. b Phương án A. 35/ Cho hình 9-2, hai đoạn mô tả sau tổng hợp mạch 9-2? a Sai b Đúng 36/ Muốn mô tả mạch hợp kênh 4 lối vào dữ liệu có thể sử dụng đoạn mô tả nào? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 93
a Phương án A b Phương án B c Không có phương án nào đúng. d Cả hai phương án A và B. 37/ Đoạn mô tả sau mô tả cho loại trigơ D hoạt động tại sườn âm hay sườn dương của xung nhịp và khi chân Reset ở mức logic nào? a Sườn âm xung nhịp và hoạt động khi Reset = 0 b Sườn âm xung nhịp và hoạt động khi Reset = 1 c Sườn dương xung nhịp và hoạt động khi Reset = 0 d Sườn dương xung nhịp và hoạt động khi Reset = 1 38/ Mô hình phần cứng nào trong hình 9-3 tổng hợp được ứng với đoạn mô tả như sau: Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 94
a Hình (b) b Hình (c) c Hình (d) d Hình (a) 39/ Mô hình phần cứng nào trong hình 9-4 tổng hợp được ứng với đoạn mô tả như sau: a Hình (c) b Hình (b) c Hình (a) d Hình (d) 40/ Mô hình phần cứng nào trong hình 9-5 tổng hợp được ứng với đoạn mô tả như sau: Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 95
a Hình (b) b Hình (d) c Hình (c) d Hình (a) 41/ Mô hình phần cứng nào trong hình 9-6 tổng hợp được ứng với đoạn mô tả như sau: a Hình (a) b Hình (c) c Hình (b) d Hình (d) 42/ Mô hình phần cứng nào trong hình 9-7 tổng hợp được ứng với đoạn mô tả như sau: Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 96
a Hình (b) b Hình (a) c Hình (d) d Hình (c) 43/ Mô hình phần cứng nào trong hình 9-8 tổng hợp được ứng với đoạn mô tả như sau: Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 97
a Hình (a) b Hình (c) c Hình (b) d Hình (d) 44/ Mô hình phần cứng nào trong hình 9-9 tổng hợp được ứng với đoạn mô tả như sau: a Hình (c) b Hình (a) c Hình (d) d Hình (b) 45/ Mô hình phần cứng nào trong hình 9-10 tổng hợp được ứng với đoạn mô tả như sau Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 98
a Hình (a) b Hình (c) c Hình (b) d Hình (d) 46/ Đoạn mô tả kiến trúc sau mô tả mô hình phần cứng nào? a Bộ đếm tiến 4 bit có xoá không đồng bộ b Bộ đếm tiến 4 bit có xoá đồng bộ c Bộ đếm lùi 4 bit có xoá đồng bộ d Bộ đếm lùi 4 bit có xoá không đồng bộ 47/ Đoạn mô tả kiến trúc sau mô tả mô hình phần cứng nào? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 99
a Bộ đếm tiến 4 bit có xoá đồng bộ b Bộ đếm lùi 4 bit có xoá không đồng bộ c Bộ đếm lùi 4 bit có xoá đồng bộ d Bộ đếm tiến 4 bit có xoá không đồng bộ 48/ Đoạn mô tả kiến trúc sau mô tả mô hình phần cứng nào? a Bộ đếm lùi 4 bit có lối vào lập (S) không đồng bộ hoạt động ở logic dương b Bộ đếm lùi 4 bit có lối vào lập (S) đồng bộ hoạt động ở logic âm c Bộ đếm lùi 4 bit có lối vào lập (S) không đồng bộ hoạt động ở logic âm d Bộ đếm lùi 4 bit có lối vào lập (S) đồng bộ hoạt động ở logic dương 49/ Đoạn mô tả kiến trúc sau mô tả mô hình phần cứng nào? Bản công bố cho sinh viên Đại học từ xa. Chỉ sử dụng cho mục đích học tập. 100