Giáo trình Kiến trúc máy tính - Đại học Cần Thơ

95 trang hoanguyen 5390

Download

Bạn đang xem 20 trang mẫu của tài liệu "Giáo trình Kiến trúc máy tính - Đại học Cần Thơ", để tải tài liệu gốc về máy bạn click vào nút DOWNLOAD ở trên

Tài liệu đính kèm:

giao_trinh_kien_truc_may_tinh_dai_hoc_can_tho.pdf

Nội dung text: Giáo trình Kiến trúc máy tính - Đại học Cần Thơ

Msc. Võ Văn Chín ThS. Nguyễn Hồng Vân KS Phạm Hữu Tài Giáo trình KIẾN TRÚC MÁY TÍNH Được biên soạn trong khuôn khổ dự án ASVIET002CNTT ”Tăng cường hiệu quả đào tạo và năng lực tự đào tạo của sinh viên khoa Công nghệ Thông tin - Đại học Cần thơ” Đại học Cần Thơ - 12/2003
Kiến trúc máy tính Mục lục MỤC LỤC MỤC LỤC 2 GIỚI THIỆU TỔNG QUAN 5 GIÁO TRÌNH KIẾN TRÚC MÁY TÍNH 5 MỤC ĐÍCH 5 YÊU CẦU 5 NỘI DUNG 6 KIẾN THỨC TIÊN QUYẾT 6 TÀI LIỆU THAM KHẢO 6 PHƯƠNG PHÁP HỌC TẬP 6 CHƯƠNG I: ĐẠI CƯƠNG 7 I.1 CÁC THẾ HỆ MÁY TÍNH 7 a. Thế hệ đầu tiên (1946-1957) 7 b. Thế hệ thứ hai (1958-1964) 8 c. Thế hệ thứ ba (1965-1971) 8 d. Thế hệ thứ tư (1972-????) 8 e. Khuynh hướng hiện tại 8 I.2 PHÂN LOẠI MÁY TÍNH 9 I.3 THÀNH QUẢ CỦA MÁY TÍNH 10 QUI LUẬT MOORE VỀ SỰ PHÁT TRIỂN CỦA MÁY TÍNH 10 I.4- THÔNG TIN VÀ SỰ MÃ HOÁ THÔNG TIN 12 I.4.1 - Khái niệm thông tin 12 I.4.2 - Lượng thông tin và sự mã hoá thông tin 13 I.4.3 - Biểu diễn các số: 13 I.4.4 Số nguyên có dấu 16 I.4.5 - Cách biểu diễn số với dấu chấm động: 17 I.4.6 - Biểu diễn các số thập phân 19 I.4.7 - Biểu diễn các ký tự 19 CÂU HỎI ÔN TẬP VÀ BÀI TẬP CHƯƠNG I 22 CHƯƠNG II: KIẾN TRÚC PHẦN MỀM BỘ XỬ LÝ 23 II.1 - THÀNH PHẦN CƠ BẢN CỦA MỘT MÁY TÍNH 23 II.2 - ĐỊNH NGHĨA KIẾN TRÚC MÁY TÍNH 25 II.3 - CÁC KIỂU THI HÀNH MỘT LỆNH 25 II.4 - KIỂU KIẾN TRÚC THANH GHI ĐA DỤNG 27 II.5 - TẬP LỆNH 27 II.5.1 - Gán trị 28 II.5.2 - Lệnh có điều kiện 29 II.5.3 - Vòng lặp 30 II.5.4 - Thâm nhập bộ nhớ ngăn xếp 31 II.5.5 - Các thủ tục 31 II.6 - CÁC KIỂU ĐỊNH VỊ 33 2
Kiến trúc máy tính Mục lục II.7 - KIỂU CỦA TOÁN HẠNG VÀ CHIỀU DÀI CỦA TOÁN HẠNG 34 II.8 - TÁC VỤ MÀ LỆNH THỰC HIỆN 34 II.9 - KIẾN TRÚC RISC ( REDUCED INSTRUCTION SET COMPUTER) 35 II.10 - KIỂU ĐỊNH VỊ TRONG CÁC BỘ XỬ LÝ RISC 37 II.10.1 - Kiểu định vị thanh ghi 37 II.10.2 - Kiểu định vị tức thì 37 II.10.3 - Kiểu định vị trực tiếp 38 II.10.4 - Kiểu định vị gián tiếp bằng thanh ghi + độ dời 38 II.10.5 - Kiểu định vị tự tăng 38 II.11 - NGÔN NGỮ CẤP CAO VÀ NGÔN NGỮ MÁY 39 CÂU HỎI ÔN TẬP VÀ BÀI TẬP CHƯƠNG II 41 CHƯƠNG III: TỔ CHỨC BỘ XỬ LÝ 42 III.1. ĐƯỜNG ĐI CỦA DỮ LIỆU 42 III.2. BỘ ĐIỀU KHIỂN 44 III.2.1. Bộ điều khiển mạch điện tử 44 III.2.2. Bộ điều khiển vi chương trình: 45 III.3. DIỄN TIẾN THI HÀNH LỆNH MÃ MÁY 46 III.4. NGẮT QUÃNG (INTERRUPT) 47 III.5. KỸ THUẬT ỐNG DẪN (PIPELINE) 48 III.6. KHÓ KHĂN TRONG KỸ THUẬT ỐNG DẪN 49 III.7. SIÊU ỐNG DẪN 51 III.8. SIÊU VÔ HƯỚNG (SUPERSCALAR) 52 III.9. MÁY TÍNH CÓ LỆNH THẬT DÀI VLIW (VERY LONG INSTRUCTION WORD) 53 III.10. MÁY TÍNH VECTƠ 53 III.11. MÁY TÍNH SONG SONG 53 III.12 KIẾN TRÚC IA-64 59 a) Đặc trưng của kiến trúc IA-64: 59 b) Định dạng lệnh trong kiến trúc IA-64 60 CÂU HỎI ÔN TẬP VÀ BÀI TẬP CHƯƠNG III 62 CHƯƠNG IV: CÁC CẤP BỘ NHỚ 63 IV.1. CÁC LOẠI BỘ NHỚ 63 IV.2. CÁC CẤP BỘ NHỚ 65 IV.3. XÁC SUẤT TRUY CẬP DỮ LIỆU TRONG BỘ NHỚ TRONG 66 IV.4. VẬN HÀNH CỦA CACHE 67 IV.5. HIỆU QUẢ CỦA CACHE 72 IV.6. CACHE DUY NHẤT HAY CACHE RIÊNG LẺ 73 IV.7. CÁC MỨC CACHE 73 IV.8. BỘ NHỚ TRONG 74 IV.9. BỘ NHỚ ẢO 75 IV.10. BẢO VỆ CÁC TIẾN TRÌNH BẰNG CÁCH DÙNG BỘ NHỚ ẢO 79 CÂU HỎI ÔN TẬP VÀ BÀI TẬP CHƯƠNG IV 81 CHƯƠNG V: NHẬP - XUẤT 82 3
Kiến trúc máy tính Mục lục V.1. DẪN NHẬP 82 V.2. ĐĨA TỪ 82 V.3. ĐĨA QUANG 84 V.4. CÁC LOẠI THẺ NHỚ 86 V.5. BĂNG TỪ 86 V.6. BUS NỐI NGOẠI VI VÀO BỘ XỬ LÝ VÀ BỘ NHỚ TRONG 87 V.7. CÁC CHUẨN VỀ BUS 89 V.8. GIAO DIỆN GIỮA BỘ XỬ LÝ VỚI CÁC BỘ PHẬN VÀO RA 90 V.9. MỘT SỐ BIỆN PHÁP AN TOÀN DỮ LIỆU TRONG VIỆC LƯU TRỮ THÔNG TIN TRONG ĐĨA TỪ 91 CÂU HỎI ÔN TẬP VÀ BÀI TẬP CHƯƠNG V 95 4
Kiến trúc máy tính Giới thiệu tổng quan GIỚI THIỆU TỔNG QUAN GIÁO TRÌNH KIẾN TRÚC MÁY TÍNH MỤC ĐÍCH Giáo trình này nhằm trang bị cho người đọc các nội dung chủ yếu sau: ¾ Lịch sử phát triển của máy tính, các thế hệ máy tính và cách phân loại máy tính. Cách biến đổi cơ bản của hệ thống số, các bảng mã thông dụng được dùng để biểu diễn các ký tự. ¾ Giới thiệu các thành phần cơ bản của một hệ thống máy tính, khái niệm về kiến trúc máy tính, tập lệnh. Các kiểu kiến trúc máy tính: mô tả kiến trúc, các kiểu định vị. ¾ Giới thiệu cấu trúc của bộ xử lý trung tâm: tổ chức, chức năng và nguyên lý hoạt động của các bộ phận bên trong bộ xử lý. Mô tả diễn tiến thi hành một lệnh mã máy và một số kỹ thuật xử lý thông tin: ống dẫn, siêu ống dẫn, siêu vô hướng, máy tính có lệnh thật dài, máy tính véc-tơ, xử lý song song và kiến trúc IA-64. ¾ Giới thiệu chức năng và nguyên lý hoạt động của các cấp bộ nhớ máy tính. ¾ Giới thiệu một số thiết bị lưu trữ ngoài như: đĩa từ, đĩa quang, thẻ nhớ, băng từ. Hệ thống kết nối cơ bản các bộ phận bên trong máy tính. Cách giao tiếp giữa các ngoại vi và bộ xử lý. ¾ Phương pháp an toàn dữ liệu trên thiết bị lưu trữ ngoài. YÊU CẦU Sau khi học xong môn học này, người học được trang bị các kiến thức về: ¾ Sinh viên được trang bị kiến thức về lịch sử phát triển của máy tính, các thế hệ máy tính và cách phân loại máy tính. Nắm vững các khái niệm cơ bản liên quan đến các hệ thống số được dùng trong máy tính. Thành thạo các thao tác biến đổi số giữa các hệ thống số. ¾ Sinh viên có kiến thức về các thành phần cơ bản của một hệ thống máy tính, khái niệm về kiến trúc máy tính, tập lệnh. Nắm vững các kiến thức về các kiểu kiến trúc máy tính, các kiểu định vị được dùng trong kiến trúc, loại và chiều dài của toán hạng, tác vụ mà máy tính có thể thực hiện. Phân biệt được hai loại kiến trúc: CISC (Complex Instruction Set Computer), RISC (Reduced Instruction Set Computer). Các kiến thức cơ bản về kiến trúc RISC, tổng quát tập lệnh của các kiến trúc máy tính. ¾ Sinh viên phải nắm vững cấu trúc của bộ xử lý trung tâm và diễn tiến thi hành một lệnh mã máy, vì đây là cơ sở để hiểu được các hoạt động xử lý lệnh trong các kỹ thuật xử lý thông tin trong máy tính. ¾ Sinh viên phải hiểu được các cấp bộ nhớ và cách thức vận hành của các loại bộ nhớ được giới thiệu để có thể đánh giá được hiệu năng hoạt động của các loại bộ nhớ. ¾ Sinh viên phải nắm vững các kiến thức về hệ thống kết nối cơ bản các bộ phận bên trong máy tính, cách giao tiếp giữa các ngoại vi và bộ xử lý. Biết được cấu tạo và các vận hành của các loại thiết bị lưu trữ ngoài và phương pháp an toàn dữ liệu trên đĩa cứng. 5
Kiến trúc máy tính Giới thiệu tổng quan NỘI DUNG ¾ Chương I: ĐẠI CƯƠNG Lịch sử phát triển của máy tính, thông tin và sự mã hoá thông tin. ¾ Chương II: KIẾN TRÚC PHẦN MỀM BỘ XỬ LÝ Giới thiệu các thành phần cơ bản của một hệ thống máy tính, kiến trúc máy tính, tập lệnh và các kiểu định vị cơ bản. Khái niệm về kiến trúc RISC và CISC, ngôn ngữ cấp cao và ngôn ngữ máy. ¾ Chương III: TỔ CHỨC BỘ XỬ LÝ Giới thiệu cấu trúc của bộ xử lý trung tâm: tổ chức, chức năng và nguyên lý hoạt động của các bộ phận bên trong bộ xử lý. Một số kỹ thuật xử lý thông tin. ¾ Chương IV: CÁC CẤP BỘ NHỚ Giới thiệu chức năng và nguyên lý hoạt động của các cấp bộ nhớ máy tính. ¾ Chương V: NHẬP - XUẤT Thiết bị ngoại vi: các thành phần và hệ thống liên kết. Phương pháp an toàn dữ liệu trên thiết bị lưu trữ ngoài KIẾN THỨC TIÊN QUYẾT - KỸ THUẬT SỐ (TH 313) TÀI LIỆU THAM KHẢO 1. Kiến trúc máy tính – Võ Văn Chín, Đại học Cần Thơ, 1997. 2. Computer Architecture: A Quantitative Approach, A. Patterson and J. Hennesy, Morgan Kaufmann Publishers, 2nd Edition, 1996. 3. Computer Otganization and Architecture: Designing for Performance, Sixth Edtion, William Stallings, Prentice Hall. 4. Principles of Computer Architecture, Miles Murdocca and Vincent Heuring (internet- 5. Computer Organization and Design: The Hardware/Software Interface, Patterson and Hennessy, Second Edition (internet- PHƯƠNG PHÁP HỌC TẬP Do giáo trình chỉ mang tính chất giới thiệu tổng quát nên người đọc cần đọc thêm các tài liệu giới thiệu về kiến trúc cụ thể của các bộ xử lý. Người đọc cần tìm hiểu thêm các hình ảnh và ví dụ minh hoạ trong các tài liệu liên quan để thấy được sâu hơn vấn đề được đặt ra. 6
Kiến trúc máy tính Chương I: Đại cương Chương I: ĐẠI CƯƠNG Mục đích: Giới thiệu lịch sử phát triển của máy tính, các thế hệ máy tính và cách phân loại máy tính. Giới thiệu các cách biến đổi cơ bản của hệ thống số, các bảng mã thông dụng được dùng để biểu diễn các ký tự. Yêu cầu: Sinh viên được trang bị kiến thức về lịch sử phát triển của máy tính, các thế hệ máy tính và cách phân loại máy tính. Nắm vững các khái niệm cơ bản liên quan đến các hệ thống số được dùng trong máy tính. Thành thạo các thao tác biến đổi số giữa các hệ thống số. I.1 CÁC THẾ HỆ MÁY TÍNH Sự phát triển của máy tính được mô tả dựa trên sự tiến bộ của các công nghệ chế tạo các linh kiện cơ bản của máy tính như: bộ xử lý, bộ nhớ, các ngoại vi, Ta có thể nói máy tính điện tử số trải qua bốn thế hệ liên tiếp. Việc chuyển từ thế hệ trước sang thế hệ sau được đặc trưng bằng một sự thay đổi cơ bản về công nghệ. a. Thế hệ đầu tiên (1946-1957) Hình 1.1: Máy tính ENIAC ENIAC (Electronic Numerical Integrator and Computer) là máy tính điện tử số đầu tiên do Giáo sư Mauchly và người học trò Eckert tại Đại học Pennsylvania thiết kế vào năm 1943 và được hoàn thành vào năm 1946. Đây là một máy tính khổng lồ với thể tích dài 20 mét, cao 2,8 mét và rộng vài mét. ENIAC bao gồm: 18.000 đèn điện tử, 1.500 7
Kiến trúc máy tính Chương I: Đại cương công tắc tự động, cân nặng 30 tấn, và tiêu thụ 140KW giờ. Nó có 20 thanh ghi 10 bit (tính toán trên số thập phân). Có khả năng thực hiện 5.000 phép toán cộng trong một giây. Công việc lập trình bằng tay bằng cách đấu nối các đầu cắm điện và dùng các ngắt điện. Giáo sư toán học John Von Neumann đã đưa ra ý tưởng thiết kế máy tính IAS (Princeton Institute for Advanced Studies): chương trình được lưu trong bộ nhớ, bộ điều khiển sẽ lấy lệnh và biến đổi giá trị của dữ liệu trong phần bộ nhớ, bộ làm toán và luận lý (ALU: Arithmetic And Logic Unit) được điều khiển để tính toán trên dữ liệu nhị phân, điều khiển hoạt động của các thiết bị vào ra. Đây là một ý tưởng nền tảng cho các máy tính hiện đại ngày nay. Máy tính này còn được gọi là máy tính Von Neumann. Vào những năm đầu của thập niên 50, những máy tính thương mại đầu tiên được đưa ra thị trường: 48 hệ máy UNIVAC I và 19 hệ máy IBM 701 đã được bán ra. b. Thế hệ thứ hai (1958-1964) Công ty Bell đã phát minh ra transistor vào năm 1947 và do đó thế hệ thứ hai của máy tính được đặc trưng bằng sự thay thế các đèn điện tử bằng các transistor lưỡng cực. Tuy nhiên, đến cuối thập niên 50, máy tính thương mại dùng transistor mới xuất hiện trên thị trường. Kích thước máy tính giảm, rẻ tiền hơn, tiêu tốn năng lượng ít hơn. Vào thời điểm này, mạch in và bộ nhớ bằng xuyến từ được dùng. Ngôn ngữ cấp cao xuất hiện (như FORTRAN năm 1956, COBOL năm 1959, ALGOL năm 1960) và hệ điều hành kiểu tuần tự (Batch Processing) được dùng. Trong hệ điều hành này, chương trình của người dùng thứ nhất được chạy, xong đến chương trình của người dùng thứ hai và cứ thế tiếp tục. c. Thế hệ thứ ba (1965-1971) Thế hệ thứ ba được đánh dấu bằng sự xuất hiện của các mạch kết (mạch tích hợp - IC: Integrated Circuit). Các mạch kết độ tích hợp mật độ thấp (SSI: Small Scale Integration) có thể chứa vài chục linh kiện và kết độ tích hợp mật độ trung bình (MSI: Medium Scale Integration) chứa hàng trăm linh kiện trên mạch tích hợp. Mạch in nhiều lớp xuất hiện, bộ nhớ bán dẫn bắt đầu thay thế bộ nhớ bằng xuyến từ. Máy tính đa chương trình và hệ điều hành chia thời gian được dùng. d. Thế hệ thứ tư (1972-????) Thế hệ thứ tư được đánh dấu bằng các IC có mật độ tích hợp cao (LSI: Large Scale Integration) có thể chứa hàng ngàn linh kiện. Các IC mật độ tích hợp rất cao (VLSI: Very Large Scale Integration) có thể chứa hơn 10 ngàn linh kiện trên mạch. Hiện nay, các chip VLSI chứa hàng triệu linh kiện. Với sự xuất hiện của bộ vi xử lý (microprocessor) chứa cả phần thực hiện và phần điều khiển của một bộ xử lý, sự phát triển của công nghệ bán dẫn các máy vi tính đã được chế tạo và khởi đầu cho các thế hệ máy tính cá nhân. Các bộ nhớ bán dẫn, bộ nhớ cache, bộ nhớ ảo được dùng rộng rãi. Các kỹ thuật cải tiến tốc độ xử lý của máy tính không ngừng được phát triển: kỹ thuật ống dẫn, kỹ thuật vô hướng, xử lý song song mức độ cao, e. Khuynh hướng hiện tại Việc chuyển từ thế hệ thứ tư sang thế hệ thứ 5 còn chưa rõ ràng. Người Nhật đã và đang đi tiên phong trong các chương trình nghiên cứu để cho ra đời thế hệ thứ 5 của 8
Kiến trúc máy tính Chương I: Đại cương máy tính, thế hệ của những máy tính thông minh, dựa trên các ngôn ngữ trí tuệ nhân tạo như LISP và PROLOG, và những giao diện người - máy thông minh. Đến thời điểm này, các nghiên cứu đã cho ra các sản phẩm bước đầu và gần đây nhất (2004) là sự ra mắt sản phẩm người máy thông minh gần giống với con người nhất: ASIMO (Advanced Step Innovative Mobility: Bước chân tiên tiến của đổi mới và chuyển động). Với hàng trăm nghìn máy móc điện tử tối tân đặt trong cơ thể, ASIMO có thể lên/xuống cầu thang một cách uyển chuyển, nhận diện người, các cử chỉ hành động, giọng nói và đáp ứng một số mệnh lệnh của con người. Thậm chí, nó có thể bắt chước cử động, gọi tên người và cung cấp thông tin ngay sau khi bạn hỏi, rất gần gũi và thân thiện. Hiện nay có nhiều công ty, viện nghiên cứu của Nhật thuê Asimo tiếp khách và hướng dẫn khách tham quan như: Viện Bảo tàng Khoa học năng lượng và Đổi mới quốc gia, hãng IBM Nhật Bản, Công ty điện lực Tokyo. Hãng Honda bắt đầu nghiên cứu ASIMO từ năm 1986 dựa vào nguyên lý chuyển động bằng hai chân. Cho tới nay, hãng đã chế tạo được 50 robot ASIMO. Các tiến bộ liên tục về mật độ tích hợp trong VLSI đã cho phép thực hiện các mạch vi xử lý ngày càng mạnh (8 bit, 16 bit, 32 bit và 64 bit với việc xuất hiện các bộ xử lý RISC năm 1986 và các bộ xử lý siêu vô hướng năm 1990). Chính các bộ xử lý này giúp thực hiện các máy tính song song với từ vài bộ xử lý đến vài ngàn bộ xử lý. Điều này làm các chuyên gia về kiến trúc máy tính tiên đoán thế hệ thứ 5 là thế hệ các máy tính xử lý song song. Thế hệ Năm Kỹ thuật Sản phẩm mới Hãng sản xuất và máy tính 1 1946- Đèn điện Máy tính điện tử IBM 701. UNIVAC 1957 tử tung ra thị trường 2 1958- Transistors Máy tính rẻ tiền Burroughs 6500, NCR, 1964 CDC 6600, Honeywell 3 1965- Mach IC Máy tính mini 50 hãng mới: DEC PDP-11, 1971 Data general ,Nova 4 1972- LSI - VLSI Máy tính cá Apple II, IBM-PC, Appolo ???? nhân và trạm DN 300, Sun 2 làm việc 5 ?? ????-???? Xử lý song Máy tính đa xử Sequent ? Thinking song lý. Đa máy tính Machine Inc.? Honda, Casio Bảng 1.1: Các thế hệ máy tính I.2 PHÂN LOẠI MÁY TÍNH Thông thường máy tính được phân loại theo tính năng kỹ thuật và giá tiền. a. Các siêu máy tính (Super Computer): là các máy tính đắt tiền nhất và tính năng kỹ thuật cao nhất. Giá bán một siêu máy tính từ vài triệu USD. Các siêu máy tính thường là các máy tính vectơ hay các máy tính dùng kỹ thuật vô hướng và được thiết kế để tính toán khoa học, mô phỏng các hiện tượng. Các siêu máy tính được thiết kế với kỹ 9
Kiến trúc máy tính Chương I: Đại cương thuật xử lý song song với rất nhiều bộ xử lý (hàng ngàn đến hàng trăm ngàn bộ xử lý trong một siêu máy tính). b. Các máy tính lớn (Mainframe) là loại máy tính đa dụng. Nó có thể dùng cho các ứng dụng quản lý cũng như các tính toán khoa học. Dùng kỹ thuật xử lý song song và có hệ thống vào ra mạnh. Giá một máy tính lớn có thể từ vài trăm ngàn USD đến hàng triệu USD. c. Máy tính mini (Minicomputer) là loại máy cở trung, giá một máy tính mini có thể từ vài chục USD đến vài trăm ngàn USD. d. Máy vi tính (Microcomputer) là loại máy tính dùng bộ vi xử lý, giá một máy vi tính có thể từ vài trăm USD đến vài ngàn USD. I.3 THÀNH QUẢ CỦA MÁY TÍNH QUI LUẬT MOORE VỀ SỰ PHÁT TRIỂN CỦA MÁY TÍNH Hình I-2 cho thấy diễn biến của thành quả tối đa của máy tính. Thành quả này tăng theo hàm số mũ, độ tăng trưởng các máy vi tính là 35% mỗi năm, còn đối với các loại máy khác, độ tăng trưởng là 20% mỗi năm. Điều này cho thấy tính năng các máy vi tính đã vượt qua các loại máy tính khác vào đầu thập niên 90 . Super Computers 1000 Mainframes 100 Mini Computers 10 1 Micro Processor 0.1 1965 1970 1975 1980 1985 1990 1995 2000 Hình 1.2: Đánh giá thành quả của máy tính Máy tính dùng thật nhiều bộ xử lý song song rất thích hợp khi phải làm tính thật nhiều. Sự tăng trưởng theo hàm số mũ của công nghệ chế tạo transistor MOS là nguồn gốc của thành quả các máy tính. Hình I.4 cho thấy sự tăng trưởng về tần số xung nhịp của các bộ xử lý MOS. Độ tăng trưởng của tần số xung nhịp bộ xử lý tăng gấp đôi sau mỗi thế hệ và độ trì hoãn trên mỗi cổng / xung nhịp giảm 25% cho mỗi năm . Sự phát triển của công nghệ máy tính và đặc biệt là sự phát triển của bộ vi xử lý của các máy vi tính làm cho các máy vi tính có tốc độ vượt qua tốc độ bộ xử lý của các máy tính lớn hơn. 10
Kiến trúc máy tính Chương I: Đại cương Bộ xử lý Intel Năm SX Số lượng transistor tích hợp 4004 1971 2,250 8008 1972 2,500 8080 1974 5,000 8086 1978 29,000 286 1982 120,000 Intel386™ processor 1985 275,000 Intel486™ processor 1989 1,180,000 Intel® Pentium® processor 1993 3,100,000 Intel® Pentium® II processor 1997 7,500,000 Intel® Pentium® III processor 1999 24,000,000 Intel® Pentium® 4 processor 2000 42,000,000 Intel® Itanium® processor 2002 220,000,000 Intel® Itanium® 2 processor 2003 410,000,000 Hình I.3 và Bảng I.2: Sự phát triển của bộ xử lý Intel dựa vào số lượng transistor trong một mạch tích hợp theo qui luật Moore Từ năm 1965, Gordon Moore (đồng sáng lập công ty Intel) quan sát và nhận thấy số transistor trong mỗi mạch tích hợp có thể tăng gấp đôi sau mỗi năm, G. Moore đã đưa ra dự đoán: Khả năng của máy tính sẽ tăng lên gấp đôi sau 18 tháng với giá thành là như nhau. Kết quả của quy luật Moore là: Chi phí cho máy tính sẽ giảm. Giảm kích thước các linh kiện, máy tính sẽ giảm kích thước Hệ thống kết nối bên trong mạch ngắn: tăng độ tin cậy, tăng tốc độ . Tiết kiệm năng lượng cung cấp, toả nhiệt thấp. Các IC thay thế cho các linh kiện rời. 11
Kiến trúc máy tính Chương I: Đại cương Hình I.4: Xung nhịp các bộ xử lý MOS Một số khái niệm liên quan: Mật độ tích hợp là số linh kiện tích hợp trên một diện tích bề mặt tấm silicon cho sẵn, cho biết số nhiệm vụ và mạch có thực hiện. Tần số xung nhịp bộ xử lý cho biết tần số thực hiện các nhiệm vụ. Tốc độ xử lý của máy tính trong một giây (hay công suất tính toán của mỗi mạch): được tính bằng tích của mật độ tích hợp và tần số xung nhịp. Công suất này cũng tăng theo hàm mũ đối với thời gian. I.4- THÔNG TIN VÀ SỰ MÃ HOÁ THÔNG TIN I.4.1 - Khái niệm thông tin Hiệu thế Vt2 VH VL Vt1 t1 t2 Thời gian Hình I.5: Thông tin về 2 trạng thái có ý nghĩa của hiệu điện thế 12
Kiến trúc máy tính Chương I: Đại cương Khái niệm về thông tin gắn liền với sự hiểu biết một trạng thái cho sẵn trong nhiều trạng thái có thể có vào một thời điểm cho trước. Trong hình này, chúng ta quy ước có hai trạng thái có ý nghĩa: trạng thái thấp khi hiệu điện thế thấp hơn VL và trạng thái cao khi hiệu điện thế lớn hơn VH. Để có thông tin, ta phải xác định thời điểm ta nhìn trạng thái của tín hiệu. Thí dụ, tại thời điểm t1 thì tín hiệu ở trạng thái thấp và tại thời điểm t2 thì tín hiệu ở trạng thái cao. I.4.2 - Lượng thông tin và sự mã hoá thông tin Thông tin được đo lường bằng đơn vị thông tin mà ta gọi là bit. Lượng thông tin được định nghĩa bởi công thức: I = Log2(N) Trong đó: I: là lượng thông tin tính bằng bit N: là số trạng thái có thể có Vậy một bit ứng với sự hiểu biết của một trạng thái trong hai trạng thái có thể có. Thí dụ, sự hiểu biết của một trạng thái trong 8 trạng thái có thể ứng với một lượng thông tin là: I = Log2(8) = 3 bit Tám trạng thái được ghi nhận nhờ 3 số nhị phân (mỗi số nhị phân có thể có giá trị 0 hoặc 1). Như vậy lượng thông tin là số con số nhị phân cần thiết để biểu diễn số trạng thái có thể có. Do vậy, một con số nhị phân được gọi là một bit. Một từ n bit có thể tượng trưng một trạng thái trong tổng số 2n trạng thái mà từ đó có thể tượng trưng. Vậy một từ n bit tương ứng với một lượng thông tin n bit. Trạng thái X2 X1 X0 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 Bảng I.3: Tám trạng thái khác nhau ứng với 3 số nhị phân I.4.3 - Biểu diễn các số: Khái niệm hệ thống số: Cơ sở của một hệ thống số định nghĩa phạm vi các giá trị có thể có của một chữ số. Ví dụ: trong hệ thập phân, một chữ số có giá trị từ 0-9, trong hệ nhị phân, một chữ số (một bit) chỉ có hai giá trị là 0 hoặc 1. Dạng tổng quát để biểu diễn giá trị của một số: Vk 13
Kiến trúc máy tính Chương I: Đại cương Trong đó: Vk: Số cần biểu diễn giá trị m: số thứ tự của chữ số phần lẻ (phần lẻ của số có m chữ số được đánh số thứ tự từ -1 đến -m) n-1: số thứ tự của chữ số phần nguyên (phần nguyên của số có n chữ số được đánh số thứ tự từ 0 đến n-1) bi: giá trị của chữ số thứ i k: hệ số (k=10: hệ thập phân; k=2: hệ nhị phân; ). Ví dụ: biểu diễn số 541.25 10 2 1 0 -1 -2 541.2510 = 5 * 10 + 4 * 10 + 1 * 10 + 2 * 10 + 5 * 10 = (500)10 + (40)10 + (1)10 + (2/10)10 + (5/100)10 Một máy tính được chủ yếu cấu tạo bằng các mạch điện tử có hai trạng thái. Vì vậy, rất tiện lợi khi dùng các số nhị phân để biểu diễn số trạng thái của các mạch điện hoặc để mã hoá các ký tự, các số cần thiết cho vận hành của máy tính. Để biến đổi một số hệ thập phân sang nhị phân, ta có hai phương thức biến đổi: - Phương thức số dư để biến đổi phần nguyên của số thập phân sang nhị phân. Ví dụ: Đổi 23.37510 sang nhị phân. Chúng ta sẽ chuyển đổi phần nguyên dùng phương thức số dư: bit giữ bit có trọng số nhỏ nhất - Phương thức nhân để biến đổi phần lẻ của số thập phân sang nhị phân bit có trọng số lớn nhất bit có trọng số nhỏ nhất Kết quả cuối cùng nhận được là: 23.37510 = 10111.0112 Tuy nhiên, trong việc biến đổi phần lẻ của một số thập phân sang số nhị phân theo phương thức nhân, có một số trường hợp việc biến đổi số lặp lại vô hạn 14
Kiến trúc máy tính Chương I: Đại cương Ví dụ: Trường hợp biến đổi số nhị phân sang các hệ thống số khác nhau, ta có thể nhóm một số các số nhị phân để biểu diễn cho số trong hệ thống số tương ứng. Binary Octal Decimal Hexadecimal (Base 2) (Base 8) (Base 10) (Base 16) 0000 0 0 0 0001 1 1 1 0010 2 2 2 0011 3 3 3 0100 4 4 4 0101 5 5 5 0110 6 6 6 0111 7 7 7 1000 10 8 8 1001 11 9 9 1010 12 10 A 1011 13 11 B 1100 14 12 C 1101 15 13 D 1110 16 14 E 1111 17 15 F Thông thường, người ta nhóm 4 bit trong hệ nhị phân hệ để biểu diễn số dưới dạng thập lục phân (Hexadecimal). Như vậy, dựa vào cách biến đổi số trong bảng nêu trên, chúng ta có ví dụ về cách biến đổi các số trong các hệ thống số khác nhau theo hệ nhị phân: • 10112 = (102)(112) = 234 • 234 = (24)(34) = (102)(112) = 10112 • 1010102 = (1012)(0102) = 528 • 011011012 = (01102)(11012) = 6D16 n Một từ n bit có thể biểu diễn tất cả các số dương từ 0 tới 2 -1. Nếu di là một số nhị phân thứ i, một từ n bit tương ứng với một số nguyên thập phân. n −1 i N = ∑di 2 i =0 15
Kiến trúc máy tính Chương I: Đại cương Một Byte (gồm 8 bit) có thể biểu diễn các số từ 0 tới 255 và một từ 32 bit cho phép biểu diễn các số từ 0 tới 4294967295. I.4.4 Số nguyên có dấu Có nhiều cách để biểu diễn một số n bit có dấu. Trong tất cả mọi cách thì bit cao nhất luôn tượng trưng cho dấu. Khi đó, bit dấu có giá trị là 0 thì số nguyên dương, bit dấu có giá trị là 1 thì số nguyên âm. Tuy nhiên, cách biểu diễn dấu này không đúng trong trường hợp số được biểu diễn bằng số thừa K mà ta sẽ xét ở phần sau trong chương này (bit dấu có giá trị là 1 thì số nguyên dương, bit dấu có giá trị là 0 thì số nguyên âm). dn-1 dn-2 dn-3 . . . . d2 d1 d0 . . . . bit dấu Số nguyên có bit dn-1 là bit dấu và có trị số tượng trưng bởi các bit từ d0 tới dn-2 . a) Cách biểu diễn bằng trị tuyệt đối và dấu Trong cách này, bit dn-1 là bit dấu và các bit từ d0 tới dn-2 cho giá trị tuyệt đối. Một từ n bit tương ứng với số nguyên thập phân có dấu. n−2 dn−1 i N = (−1) ∑ di 2 i=0 Ví dụ: +2510 = 000110012 -2510 = 100110012 - Một Byte (8 bit) có thể biểu diễn các số có dấu từ -127 tới +127. - Có hai cách biểu diễn số không là 0000 0000 (+0) và 1000 0000 (-0). b) Cách biểu diễn hằng số bù 1 Trong cách biểu diễn này, số âm -N được có bằng cách thay các số nhị phân di của số đương N bằng số bù của nó (nghĩa là nếu di = 0 thì người ta đổi nó thành 1 và ngược lại). Ví dụ: +2510 = 000110012 -2510 = 111001102 - Một Byte cho phép biểu diễn tất cả các số có dấu từ -127 (1000 00002) đến 127 (0111 11112) - Có hai cách biểu diễn cho 0 là 0000 0000 (+0) và 1111 1111 (-0). c) Cách biểu diễn bằng số bù 2 Để có số bù 2 của một số nào đó, người ta lấy số bù 1 rồi cộng thêm 1. Vậy một từ n bit (dn-1 d0) có trị thập phân. n-2 ni−1 N =− dn −1 22+ ∑di i=0 Một từ n bit có thể biểu diễn các số có dấu từ - 2n-1 đến 2n-1 - 1. Chỉ có một cách duy nhất để biểu diễn cho số không là tất cả các bit của số đó đều bằng không. Ví dụ: +2510 = 000110012 -2510 = 111001112 - Dùng 1 Byte (8 bit) để biểu diễn một số có dấu lớn nhất là +127 và số nhỏ nhất là –128. - Chỉ có một giá trị 0: +0 = 000000002, -0 = 000000002 16
Kiến trúc máy tính Chương I: Đại cương d3 d2 d1 d0 N d3 d2 d1 d0 N 0 0 0 0 0 1 0 0 0 -8 0 0 0 1 1 1 0 0 1 -7 0 0 1 0 2 1 0 1 0 -6 0 0 1 1 3 1 0 1 1 -5 0 1 0 0 4 1 1 0 0 -4 0 1 0 1 5 1 1 0 1 -3 0 1 1 0 6 1 1 1 0 -2 0 1 1 1 7 1 1 1 1 -1 Bảng I.4: Số 4 bit có dấu theo cách biểu diễn số âm bằng số bù 2 d) Cách biểu diễn bằng số thừa K Trong cách này, số dương của một số N có được bằng cách “cộng thêm vào” số thừa K được chọn sao cho tổng của K và một số âm bất kỳ luôn luôn dương. Số âm -N của số N có được bằng cáck lấy K-N (hay lấy bù hai của số vừa xác định). Ví dụ: (số thừa K=128, số “cộng thêm vào” 128 là một số nguyên dương. Số âm là số lấy bù hai số vừa tính, bỏ qua số giữ của bit cao nhất) : +2510 = 100110012 -2510 = 011001112 - Dùng 1 Byte (8 bit) để biểu diễn một số có dấu lớn nhất là +127 và số nhỏ nhất là –128. - Chỉ có một giá trị 0: +0 = 100000002, -0 = 100000002 Cách biểu diễn số nguyên có dấu bằng số bù 2 được dùng rộng rãi cho các phép tính số nguyên. Nó có lợi là không cần thuật toán đặc biệt nào cho các phép tính cộng và tính trừ, và giúp phát hiện dễ dàng các trường hợp bị tràn. Các cách biểu diễn bằng "dấu , trị tuyệt đối" hoặc bằng "số bù 1" dẫn đến việc dùng các thuật toán phức tạp và bất lợi vì luôn có hai cách biểu diễn của số không. Cách biểu diễn bằng "dấu , trị tuyệt đối" được dùng cho phép nhân của số có dấu chấm động. Cách biểu diễn bằng số thừa K được dùng cho số mũ của các số có dấu chấm động. Cách này làm cho việc so sánh các số mũ có dấu khác nhau trở thành việc so sánh các số nguyên dương. I.4.5 - Cách biểu diễn số với dấu chấm động: Trước khi đi vào cách biểu diễn số với dấu chấm động, chúng ta xét đến cách biểu diễn một số dưới dạng dấu chấm xác định. Ví dụ: - Trong hệ thập phân, số 25410 có thể biểu diễn dưới các dạng sau: 0 1 2 3 4 254 * 10 ; 25.4 * 10 ; 2.54 * 10 ; 0.254 * 10 ; 0.0254 * 10 ; - Trong hệ nhị phân, số (0.00011)2 (tương đương với số 0.0937510) có thể biểu diễn dưới các dạng : 0 1 -4 0.00011; 0.00011 * 2 ; 0.0011 * 2- ; 0.011 * 2-2; 0.11 * 2-3; 1.1 * 2 Các cách biểu diễn này gây khó khăn trong một số phép so sánh các số. Để dễ dàng trong các phép tính, các số được chuẩn hoá về một dạng biểu diễn: ± 1. fff f x 2± E Trong đó: f là phần lẻ; E là phần mũ 17
Kiến trúc máy tính Chương I: Đại cương Số chấm động được chuẩn hoá, cho phép biểu diễn gần đúng các số thập phân rất lớn hay rất nhỏ dưới dạng một số nhị phân theo một dạng qui ước. Thành phần của số chấm động bao gồm: phần dấu, phần mũ và phần định trị. Như vậy, cách này cho phép biểu diễn gần đúng các số thực, tất cả các số đều có cùng cách biểu diễn. Có nhiều cách biểu diễn dấu chấm động, trong đó cách biểu diễn theo chuẩn IEEE 754 được dùng rộng rãi trong khoa học máy tính hiện nay. Trong cách biểu diễn này, phần định trị có dạng 1,f với số 1 ẩn tăng và f là phần số lẽ. Chuẩn IEEE 754 định nghĩa hai dạng biểu diễn số chấm động: - Số chấm động chính xác đơn với định dạng được định nghĩa: chiều dài số: 32 bit được chia thành các trường: dấu S (Sign bit - 1 bit), mũ E (Exponent - 8 bit), phần lẻ F (Fraction - 23 bit). S (E - 127) Số này tương ứng với số thực (-1) * (1,f1 f2 f23) * 2 bit 31 30 23 22 bit 1 bit 0 S E f1 f2 f22 f23 Hình I.7: Biểu diễn số có dấu chấm động chính xác đơn với 32 bit - Số chấm động chính xác kép với định dạng được định nghĩa: chiều dài số: 64 bit được chia thành các trường: dấu S (Sign bit - 1 bit), mũ E (Exponent - 11 bit), phần lẻ F (Fraction - 52 bit) S (E - 1023) Số này tương ứng với số thực (-1) * (1,f1 f2 f52) * 2 bit 63 62 52 51 bit 1 bit 0 S E f1 f2 f51 f52 Hình I.8: Biểu diễn số có dấu chấm động chính xác kép với 64 bit Để thuận lợi trong một số phép tính toán, IEEE định nghĩa một số dạng mở rộng của chuẩn IEEE 754: Tham số Chính Mở rộng Chính Mở rộng xác đơn chính xác đơn xác kép chính xác kép Chiều dài (bit) 32 ≥ 43 64 ≥ 79 Chiều dài trường mũ (E) 8 ≥ 11 11 ≥ 15 Số thừa 127 - 1023 - Giá trị mũ tối đa 127 ≥ 1023 1023 ≥ 16383 Giá trị mũ tối thiểu -126 ≤ - 1022 -1022 ≤ -16382 Chiều dài trường lẻ F (bit) 23 ≥ 31 52 ≥63 Chuẩn IEEE 754 cho phép biểu diễn các số chuẩn hoá (các bit của E không cùng lúc bằng 0 hoặc bằng 1), các số không chuẩn hoá (các bit của E không cùng lúc bằng 0 và phần số lẻ f1 f2 khác không), trị số 0 (các bit của E không cùng lúc bằng 0 và phần số lẻ bằng không), và các ký tự đặc biệt (các bit của E không cùng lúc bằng 1 và phần lẻ khác không). Ví dụ các bước biến đổi số thập phân -12.62510 sang số chấm động chuẩn IEEE 754 chính xác đơn (32 bit): 18
Kiến trúc máy tính Chương I: Đại cương ¾ Bước 1: Đổi số -12.62510 sang nhị phân: -12.62510 = -1100.1012. ¾ 3 ( Bước 2: Chuẩn hoá: -1100.1012 = -1.1001012 x 2 Số 1.1001012 dạng 1.f) ¾ Bước 3: Điền các bit vào các trường theo chuẩn: Số âm: bit dấu S có giá trị 1. Phần mũ E với số thừa K=127, ta có: E-127=3 ⇒ E = 3 + 127 = 130 (1000 00102). 32 bit Kết quả nhận được: 1 1000 0010 1001 0100 0000 0000 0000 000 S E F I.4.6 - Biểu diễn các số thập phân Một vài ứng dụng, đặc biệt ứng dụng quản lý, bắt buộc các phép tính thập phân phải chính xác, không làm tròn số. Với một số bit cố định, ta không thể đổi một cách chính xác số nhị phân thành số thập phân và ngược lại. Vì vậy, khi cần phải dùng số thập phân, ta dùng cách biểu diễn số thập phân mã bằng nhị phân (BCD: Binary Coded Decimal) theo đó mỗi số thập phân được mã với 4 số nhị phân (bảng I.6). Số thập d3 d2 d1 d0 Số thập d3 d2 d1 d0 phân phân 0 0 0 0 0 5 0 1 0 1 1 0 0 0 1 6 0 1 1 0 2 0 0 1 0 7 0 1 1 1 3 0 0 1 1 8 1 0 0 0 4 0 1 0 0 9 1 0 0 1 Bảng I.5: Số thập phân mã bằng nhị phân Để biểu diễn số BCD có dấu, người ta thêm số 0 trước một số dương cần tính, ta có số âm của số BCD bằng cách lấy bù 10 số cần tính. Ví dụ: biểu diễn số +07910 bằng số BCD: 0000 0111 1001 Bù 9 1001 0010 0000 +1 Bù 10 1001 0010 0001 Vây, ta có: Số - 07910 trong cách biểu diễn số BCD: 1001 0010 0001BCD. Cách tính toán trên tương đương với cách sau: o Trước hết ta lấy số bù 9 của số 079 bằng cách: 999 - 079 = 920. o Cộng 1 vào số bù 9 ta được số bù 10: 920 + 1 = 921. o Biểu diễn số 921 dưới dạng số BCD, ta có: 1001 0010 0001BCD I.4.7 - Biểu diễn các ký tự Tuỳ theo các hệ thống khác nhau, có thể sử dụng các bảng mã khác nhau: ASCII, EBCDIC, UNICODE, Các hệ thống trước đây thường dùng bảng mã ASCII (American Standard Codes for Information Interchange) để biểu diễn các chữ, số và 19
Kiến trúc máy tính Chương I: Đại cương một số dấu thường dùng mà ta gọi chung là ký tự. Mỗi ký tự được biểu diễn bởi 7 bit trong một Byte. Hiện nay, một trong các bảng mã thông dụng được dùng là Unicode, trong bảng mã này, mỗi ký tự được mã hoá bởi 2 Byte. Bảng mã ASCII Bảng mã EBCDIC 20
Kiến trúc máy tính Chương I: Đại cương Bảng mã UNICODE 21
Kiến trúc máy tính Chương I: Đại cương CÂU HỎI ÔN TẬP VÀ BÀI TẬP CHƯƠNG I 1. Dựa vào tiêu chuẩn nào người ta phân chia máy tính thành các thế hệ? 2. Đặc trưng cơ bản của các máy tính thế hệ thứ nhất? 3. Đặc trưng cơ bản của các máy tính thế hệ thứ hai? 4. Đặc trưng cơ bản của các máy tính thế hệ thứ ba? 5. Đặc trưng cơ bản của các máy tính thế hệ thứ tư? 6. Khuynh hướng phát triển của máy tính điện tử ngày nay là gì? 7. Việc phân loại máy tính dựa vào tiêu chuẩn nào? 8. Khái niệm thông tin trong máy tính được hiểu như thế nào? 9. Lượng thông tin là gì ? 10. Sự hiểu biết về một trạng thái trong 4096 trạng thái có thể có ứng với lượng thông tin là bao nhiêu? 11. Điểm chung nhất trong các cách biểu diễn một số nguyên n bit có dấu là gì? 12. Số nhị phân 8 bit (11001100)2, số này tương ứng với số nguyên thập phân có dấu là bao nhiêu nếu số đang được biểu diễn trong cách biểu diễn: a. Dấu và trị tuyệt đối. b. Số bù 1. c. Số bù 2. 13. Đổi các số sau đây: a. (011011)2 ra số thập phân. b. (-2005)10 ra số nhị phân 16 bits. c. (55.875)10 ra số nhị phân. 14. Biểu diễn số thực (31.75)10 dưới dạng số có dấu chấm động chính xác đơn 32 bit. 22
Kiến trúc máy tính Chương II: Kiến trúc phần mềm bộ xử lý Chương II: KIẾN TRÚC PHẦN MỀM BỘ XỬ LÝ Mục đích: Giới thiệu các thành phần cơ bản của một hệ thống máy tính, khái niệm về kiến trúc máy tính, tập lệnh. Giới thiệu các kiểu kiến trúc máy tính, các kiểu định vị được dùng trong kiến trúc, loại và chiều dài của toán hạng, tác vụ mà máy tính có thể thực hiện. Kiến trúc RISC (Reduced Instruction Set Computer): mô tả kiến trúc, các kiểu định vị. Giới thiệu tổng quát tập lệnh của các kiến trúc máy tính. Yêu cầu :Sinh viên có kiến thức về các thành phần cơ bản của một hệ thống máy tính, khái niệm về kiến trúc máy tính, tập lệnh. Nắm vững các kiến thức về các kiểu kiến trúc máy tính, các kiểu định vị được dùng trong kiến trúc, loại và chiều dài của toán hạng, tác vụ mà máy tính có thể thực hiện. Phân biệt được hai loại kiến trúc: CISC (Complex Instruction Set Computer), RISC (Reduced Instruction Set Computer). Các kiến thức cơ bản về kiến trúc RISC, tổng quát tập lệnh của các kiến trúc máy tính. II.1 - THÀNH PHẦN CƠ BẢN CỦA MỘT MÁY TÍNH Thành phần cơ bản của một bộ máy tính gồm: bộ xử lý trung tâm (CPU: Central Processing Unit), bộ nhớ trong, các bộ phận nhập-xuất thông tin. Các bộ phận trên được kết nối với nhau thông qua các hệ thống bus. Hệ thống bus bao gồm: bus địa chỉ, bus dữ liệu và bus điều khiển. Bus địa chỉ và bus dữ liệu dùng trong việc chuyển dữ liệu giữa các bộ phận trong máy tính. Bus điều khiển làm cho sự trao đổi thông tin giữa các bộ phận được đồng bộ. Thông thường người ta phân biệt một bus hệ thống dùng trao đổi thông tin giữa CPU và bộ nhớ trong (thông qua cache), và một bus vào- ra dùng trao đổi thông tin giữa các bộ phận vào-ra và bộ nhớ trong. Bộ xử lý trung tâm (CPU) Bộ điều khiển (CU) Bus địa chỉ Bộ làm tính và luận lý Bus dữ liệu (ALU) CÁC THANH GHI Bus điều khiển (Registers) Bộ nhớ trong Ngoại vi Hình II.1: Cấu trúc của một hệ máy tính đơn giản Một chương trình sẽ được sao chép từ đĩa cứng vào bộ nhớ trong cùng với các thông tin cần thiết cho chương trình hoạt động, các thông tin này được nạp vào bộ nhớ 23
Kiến trúc máy tính Chương II: Kiến trúc phần mềm bộ xử lý trong từ các bộ phận cung cấp thông tin (ví dụ như một bàn phím hay một đĩa từ). Bộ xử lý trung tâm sẽ đọc các lệnh và dữ liệu từ bộ nhớ, thực hiện các lệnh và lưu các kết quả trở lại bộ nhớ trong hay cho xuất kết quả ra bộ phận xuất thông tin (màn hình hay máy in). Thành phần cơ bản của một máy tính bao gồm : - Bộ nhớ trong: Đây là một tập hợp các ô nhớ, mỗi ô nhớ có một số bit nhất định và chức một thông tin được mã hoá thành số nhị phân mà không quan tâm đến kiểu của dữ liệu mà nó đang chứa. Các thông tin này là các lệnh hay số liệu. Mỗi ô nhớ của bộ nhớ trong đều có một địa chỉ. Thời gian thâm nhập vào một ô nhớ bất kỳ trong bộ nhớ là như nhau. Vì vậy, bộ nhớ trong còn được gọi là bộ nhớ truy cập ngẫu nhiên (RAM: Random Access Memory). Độ dài của một từ máy tính (Computer Word) là 32 bit (hay 4 byte), tuy nhiên dung lượng một ô nhớ thông thường là 8 bit (1 Byte). - Bộ xử lý trung tâm (CPU): đây là bộ phận thi hành lệnh. CPU lấy lệnh từ bộ nhớ trong và lấy các số liệu mà lệnh đó xử lý. Bộ xử lý trung tâm gồm có hai phần: phần thi hành lệnh và phần điều khiển. Phần thi hành lệnh bao gồm bộ làm toán và luận lý (ALU: Arithmetic And Logic Unit) và các thanh ghi. Nó có nhiệm vụ làm các phép toán trên số liệu. Phần điều khiển có nhiệm vụ đảm bảo thi hành các lệnh một cách tuần tự và tác động các mạch chức năng để thi hành các lệnh. - Bộ phận vào - ra: đây là bộ phận xuất nhập thông tin, bộ phận này thực hiện sự giao tiếp giữa máy tính và người dùng hay giữa các máy tính trong hệ thống mạng (đối với các máy tính được kết nối thành một hệ thống mạng). Các bộ phận xuất nhập thường gặp là: bộ lưu trữ ngoài, màn hình, máy in, bàn phím, chuột, máy quét ảnh, các giao diện mạng cục bộ hay mạng diện rộng Bộ tạo thích ứng là một vi mạch tổng hợp (chipset) kết nối giữa các hệ thống bus có các tốc độ dữ liệu khác nhau. Bus hệ thống ( Bus nối CPU - Bộ nhớ trong ) Cache Bộ tạo thích ứng Bộ nhớ trong CPU Bus vào - ra Điều khiển vào -ra Điều khiển vào -ra Điều khiển vào -ra Đĩa từ Màn hình đồ thị Mạng Hình II.2: Sơ đồ mô tả hoạt động điển hình của một máy tính 24
Kiến trúc máy tính Chương II: Kiến trúc phần mềm bộ xử lý II.2 - ĐỊNH NGHĨA KIẾN TRÚC MÁY TÍNH Kiến trúc máy tính bao gồm ba phần: Kiến trúc phần mềm, tổ chức của máy tính và lắp đặt phần cứng. Kiến trúc phần mềm của máy tính chủ yếu là kiến trúc phần mềm của bộ xử lý, bao gồm: tập lệnh, dạng các lệnh và các kiểu định vị. + Trong đó, tập lệnh là tập hợp các lệnh mã máy (mã nhị phân) hoàn chỉnh có thể hiểu và được xử lý bới bộ xử lý trung tâm, thông thường các lệnh trong tập lệnh được trình bày dưới dạng hợp ngữ. Mỗi lệnh chứa thông tin yêu cầu bộ xử lý thực hiện, bao gồm: mã tác vụ, địa chỉ toán hạng nguồn, địa chỉ toán hạng kết quả, lệnh kế tiếp (thông thường thì thông tin này ẩn). + Kiểu định vị chỉ ra cách thức thâm nhập toán hạng. Kiến trúc phần mềm là phần mà các lập trình viên hệ thống phải nắm vững để việc lập trình hiểu quả, ít sai sót. Phần tổ chức của máy tính liên quan đến cấu trúc bên trong của bộ xử lý, cấu trúc các bus, các cấp bộ nhớ và các mặt kỹ thuật khác của máy tính. Phần này sẽ được nói đến ở các chương sau. Lắp đặt phần cứng của máy tính ám chỉ việc lắp ráp một máy tính dùng các linh kiện điện tử và các bộ phận phần cứng cần thiết. Chúng ta không nói đến phần này trong giáo trình. Ta nên lưu ý rằng một vài máy tính có cùng kiến trúc phần mềm nhưng phần tổ chức là khác nhau (VAX- 11/780 và VAX 8600). Các máy VAX- 11/780 và VAX- 11/785 có cùng kiến trúc phần mềm và phần tổ chức gần giống nhau. Tuy nhiên việc lắp đặt phần cứng các máy này là khác nhau. Máy VAX- 11/785 đã dùng các mạch kết hiện đại để cải tiến tần số xung nhịp và đã thay đổi một ít tổ chức của bộ nhớ trong. II.3 - CÁC KIỂU THI HÀNH MỘT LỆNH Như đã mô tả, một lệnh mã máy bao gồm một mã tác vụ và các toán hạng. Ví dụ: lệnh mã máy 01101001010101010000001101100101 Việc chọn số toán hạng cho một lệnh mã máy là một vấn đề then chốt vì phải có một sự cân đối giữa tốc độ tính toán và số các mạch tính toán phải dùng. Tuỳ theo tần số sử dụng các phép như trên mà các nhà thiết kế máy tính quyết định số lượng các mạch chức năng cần thiết cho việc tính toán. Thông thường số toán hạng thay đổi từ 0 tới 3. Ví dụ: lệnh Y := A + B + C + D có thể được hiện bằng một lệnh mã máy nếu ta có 3 mạch cộng, hoặc được thực hiện bằng 3 lệnh mã máy nếu chúng ta chỉ có một mạch cộng, nếu việc tính toán trên xảy ra ít, người ta chỉ cần thiết kế một mạch cộng thay vì phải tốn chi phí lắp đặt 3 mạch cộng. Tuy nhiên, với một mạch cộng thì thời gian tính toán của hệ thống sẽ chậm hơn với hệ thống có ba mạch cộng. Vị trí của toán hạng cũng được xem xét. Bảng II.1 chọn một vài nhà sản xuất máy tính và 3 kiểu cơ bản của vị trí các toán hạng đối với những lệnh tính toán trong ALU là: ở ngăn xếp, trên thanh ghi tích luỹ, và trên các thanh ghi đa dụng. Những kiến trúc phần mềm này được gọi là kiến trúc ngăn xếp, kiến trúc thanh ghi tích luỹ và kiến trúc thanh ghi đa dụng. 25
Kiến trúc máy tính Chương II: Kiến trúc phần mềm bộ xử lý Vị trí các Thí dụ Toán hạng cho Vị trí đặt Cách thức thâm nhập vào toán hạng lệnh tính toán kết quả toán hạng trong ALU Ngăn xếp B 5500 HP 0 Ngăn xếp Lệnh Push, Pop 3000/70 Thanh ghi PDP 8 1 Thanh ghi Lệnh nạp vào hoặc lấy ra tích luỹ Motorola tích luỹ từ thanh ghi tích luỹ 6809 (load, store) Thanh ghi IBM 360 2 hoặc 3 Thanh ghi Lệnh nạp vào hoặc lấy ra đa dụng DEC, VAX hoặc bộ nhớ từ thanh ghi hoặc bộ nhớ Bảng II.1 : Ví dụ về cách chọn lựa vị trí các toán hạng Một vài nhà sản xuất máy tính tuân thủ chặt chẽ các kiểu chọn vị trí toán hạng nêu trên, nhưng phần nhiều các bộ xử lý dùng kiểu hỗn tạp. Ví dụ, mạch xử lý 8086 của Intel dùng cùng một lúc kiểu "thanh ghi đa dụng" và kiểu "thanh ghi tích luỹ". Ví dụ minh hoạ chuỗi lệnh phải dùng để thực hiện phép tính C := A + B trong 3 kiểu kiến trúc phần mềm. Kiến trúc ngăn Kiến trúc thanh ghi tích Kiến trúc thanh ghi đa xếp luỹ dụng Push A Load A Load R1, A Push B ADD B ADD R1, B ADD Store C Store R1, C Pop C Bảng II.2: Chuỗi lệnh dùng thực hiện phép tính C := A + B (giả sử A, B, C đều nằm trong bộ nhớ trong) Hiện tại các nhà sản xuất máy tính có khuynh hướng dùng kiến trúc phần mềm thanh ghi đa dụng vì việc thâm nhập các thanh ghi đa dụng nhanh hơn thâm nhập bộ nhớ trong, và vì các chương trình dịch dùng các thanh ghi đa dụng có hiệu quả hơn. Loại kiến trúc Lợi điểm Bất lợi Ngăn xếp - Lệnh ngắn - Thâm nhập ngăn xếp không (Stack) - Ít mã máy ngẫu nhiên. - Làm tối thiểu trạng thái - Mã không hiệu quả bên trong của máy tính - Khó dùng trong xử lý song - Dễ dàng tạo ra một bộ song và ống dẫn biên dịch đơn giản cho - Khó tạo ra một bộ biên dịch kiến trúc ngăn xếp tối ưu Thanh ghi tích luỹ - Lệnh ngắn - Lưu giữ ở thanh ghi tích luỹ (Accumulator - Làm tối thiểu trạng thái là tạm thời. Register) bên trong của máy tính - Nghẽn ở thanh ghi tích luỹ (yêu cầu ít mạch chức - Khó dùng trong xử lý song năng). song và ống dẫn - Thiết kế dễ dàng - Trao đổi nhiều với bộ nhớ. 26
Kiến trúc máy tính Chương II: Kiến trúc phần mềm bộ xử lý Thanh ghi - Tốc độ xử lý nhanh, - Lệnh dài đa dụng định vị đơn giản. - Số lượng thanh ghi bị giới (General Register) - Ít thâm nhập bộ nhớ. hạn - Kiểu rất tổng quát để tạo các mã hữu hiệu Bảng II.3: Điểm lợi và bất lợi của 3 kiểu kiến trúc phần mềm II.4 - KIỂU KIẾN TRÚC THANH GHI ĐA DỤNG Do hiện nay kiểu kiến trúc thanh ghi đa dụng chiếm vị trí hàng đầu nên trong các phần sau, ta chỉ đề cập đến kiểu kiến trúc này. Đối với một lệnh tính toán hoặc logic điển hình (lệnh ALU), có 2 điểm cần nêu lên. Trước tiên, một lệnh ALU phải có 2 hoặc 3 toán hạng. Nếu trong lệnh có 3 toán hạng thì một trong các toán hạng chứa kết quả phép tính trên hai toán hạng kia (Ví dụ: add A, B, C). Nếu trong lệnh có 2 toán hạng thì một trong hai toán hạng phải vừa là toán hạng nguồn, vừa là toán hạng đích (Ví dụ: add A, B). Thứ hai, số lượng toán hạng bộ nhớ có trong lệnh. Số toán hạng bộ nhớ có thể thay đổi từ 0 tới 3. Trong nhiều cách tổ hợp có thể có các loại toán hạng của một lệnh ALU, các máy tính hiện nay chọn một trong 3 kiểu sau : thanh ghi-thanh ghi (kiểu này còn được gọi nạp - lưu trữ), thanh ghi - bộ nhớ và bộ nhớ - bộ nhớ. Kiểu thanh ghi - thanh ghi được nhiều nhà chế tạo máy tính lưu ý với các lý do: việc tạo các mã máy đơn giản, chiều dài mã máy cố định và số chu kỳ xung nhịp cần thiết cho việc thực hiện lệnh là cố định, ít thâm nhập bộ nhớ. Tuy nhiên, kiểu kiến trúc này cũng có một vài hạn chế của nó như: số lượng thanh ghi bị giới hạn, việc các thanh ghi có cùng độ dài dẫn đến không hiệu quả trong các lệnh xử lý chuối cũng như các lệnh có cấu trúc. Việc lưu và phục hồi các trạng thái khi có các lời gọi thủ tục hay chuyển đổi ngữ cảnh. II.5 - TẬP LỆNH Mục tiêu của phần này là dùng các ví dụ trích từ các kiến trúc phần mềm được dùng nhiều nhất, để cho thấy các kỹ thuật ở mức ngôn ngữ máy dùng để thi hành các cấu trúc trong các ngôn ngữ cấp cao. Để minh hoạ bằng thí dụ, ta dùng cú pháp lệnh trong hợp ngữ sau đây : Từ gợi nhớ mã lệnh, thanh ghi đích, thanh ghi nguồn 1, thanh ghi nguồn 2. Từ gợi nhớ mã lệnh mô tả ngắn gọn tác vụ phải thi hành trên các thanh ghi nguồn, kết quả được lưu giữ trong thanh ghi đích. Mỗi lệnh của ngôn ngữ cấp cao được xây dựng bằng một lệnh mã máy hoặc một chuỗi nhiều lệnh mã máy. Lệnh nhảy (GOTO) được thực hiện bằng các lệnh hợp ngữ về nhảy (JUMP) hoặc lệnh hợp ngữ về vòng. Chúng ta phân biệt lệnh nhảy làm cho bộ đếm chương trình được nạp vào địa chỉ tuyệt đối nơi phải nhảy đến (PC ← địa chỉ tuyệt đối nơi phải nhảy tới), với lệnh vòng theo đó ta chỉ cần cộng thêm một độ dời vào bộ đếm chương trình (PC ← PC + độ dời). Ta lưu ý là trong trường hợp sau, PC chứa địa chỉ tương đối so với địa chỉ của lệnh sau lệnh vòng. 27
Kiến trúc máy tính Chương II: Kiến trúc phần mềm bộ xử lý II.5.1 - Gán trị Việc gán trị, gồm cả gán trị cho biểu thức số học và logic, được thực hiện nhờ một số lệnh mã máy. Cho các kiến trúc RISC, ta có thể nêu lên các lệnh sau : - Lệnh bộ nhớ LOAD Ri, M (địa chỉ) M[địa chỉ] ← Ri STORE Ri, M(địa chỉ) ; Ri ← M[địa chỉ] Địa chỉ được tính tuỳ theo kiểu định vị được dùng. - Lệnh tính toán số học: tính toán số nguyên trên nội dung của hai thanh ghi Ri, Rj và xếp kết quả vào trong Rk: ADD (cộng) ADDD (cộng số có dấu chấm động, chính xác kép) SUB (trừ) SUBD (trừ số có dấu chấm động, chính xác kép) MUL (nhân) DIV (chia) - Lệnh logic: thực hiện phép tính logic cho từng bit một. AND (lệnh VÀ) OR (lệnh HOẶC) XOR (lệnh HOẶC LOẠI) NEG (lệnh lấy số bù 1 ) 1 Dịch phải logic 0 Dịch trái logic Dịch phải số học 0 Dịch trái số học Quay phải Quay trái Hình II.7: Minh hoạ lệnh dịch chuyển và quay vòng 28
Kiến trúc máy tính Chương II: Kiến trúc phần mềm bộ xử lý - Các lệnh dịch chuyển số học hoặc logic (SHIFT ), quay vòng (ROTATE) có hoặc không có số giữ ở ngã vào, sang phải hoặc sang trái. Các lệnh này được thực hiện trên một thanh ghi và kết quả lưu giữ trong thanh ghi khác. Số lần dịch chuyển (mỗi lần dịch sang phải hoặc sang trái một bit) thường được xác định trong thanh ghi thứ ba. Hình II.7 minh hoạ cho các lệnh này Cho các kiến trúc kiểu RISC, ta có : SLL (shift left logical : dịch trái logic) SRL (shift right logical : dịch phải logic) SRA (shift right arithemtic : dịch phải số học) II.5.2 - Lệnh có điều kiện Lệnh có điều kiện có dạng : Nếu thì nếu không (IF THEN ELSE ) Lệnh này buộc phải ghi nhớ điều kiện và nhảy vòng nếu điều kiện được thoả. a) Ghi nhớ điều kiện . Bộ làm tính ALU cung cấp kết quả ở ngã ra tuỳ theo các ngã vào và phép tính cần làm. Nó cũng cho một số thông tin khác về kết quả dưới dạng các bit trạng thái. Các bit này là những đại lượng logic ĐÚNG hoặc SAI (hình II.8). Trong các bit trạng thái ta có bit dấu S (Sign - Đúng nếu kết quả âm), bit trắc nghiệm zero Z (Zero - Đúng nếu kết quả bằng không), bit tràn OVF (Overflow) ĐÚNG nếu phép tính số học làm thanh ghi không đủ khả năng lưu trữ kết quả, bit số giữ C (carry) ĐÚNG nếu số giữ ở ngã ra là 1 Các bit trên thường được gọi là bit mã điều kiện. Số giữ Toán hạng nguồn 1 ALU Kết quả Bit S Bit Z Toán hạng nguồn 2 Bit OVF Bit C Hình II.8 : Bit trạng thái mà ALU tạo ra Có hai kỹ thuật cơ bản để ghi nhớ các bit trạng thái Cách thứ nhất, ghi các trạng thái trong một thanh ghi đa dụng. Ví dụ lệnh CMP Rk, Ri, Rj 29
Kiến trúc máy tính Chương II: Kiến trúc phần mềm bộ xử lý Lệnh trên sẽ làm phép tính trừ Ri - Rj mà không ghi kết quả phép trừ, mà lại ghi các bit trạng thái vào thanh ghi Rk. Thanh ghi này được dùng cho một lệnh nhảy có điều kiện. Điểm lợi của kỹ thuật này là giúp lưu trữ nhiều trạng thái sau nhiều phép tính để dùng về sau. Điểm bất lợi là phải dùng một thanh ghi đa dụng để ghi lại trạng thái sau mỗi phép tính mà số thanh ghi này lại bị giới hạn ở 32 trong các bộ xử lý hiện đại. Cách thứ hai, là để các bit trạng thái vào một thanh ghi đặc biệt gọi là thanh ghi trạng thái. Vấn đề lưu giữ nội dung thanh ghi này được giải quyết bằng nhiều cách. Trong kiến trúc SPARC, chỉ có một số giới hạn lệnh được phép thay đổi thanh ghi trạng thái ví dụ như lệnh ADDCC, SUBCC (các lệnh này thực hiện các phép tính cộng ADD và phép tính trừ SUB và còn làm thay đổi thanh ghi trạng thái). Trong kiến trúc PowerPC, thanh ghi trạng thái được phân thành 8 trường, mỗi trường 4 bit, vậy là thanh ghi đã phân thành 8 thanh ghi trạng thái con. b) Nhảy vòng Các lệnh nhảy hoặc nhảy vòng có điều kiện, chỉ thực hiện lệnh nhảy khi điều kiện được thoả. Trong trường hợp ngược lại, việc thực hiện chương trình được tiếp tục với lệnh sau đó. Lệnh nhảy xem xét thanh ghi trạng thái và chỉ nhảy nếu điều kiện nêu lên trong lệnh là đúng. Chúng ta xem một ví dụ thực hiện lệnh nhảy có điều kiện. Giả sử trạng thái sau khi bộ xử lý thi hành một tác vụ, được lưu trữ trong thanh ghi, và bộ xử lý thi hành các lệnh sau : 1. CMP R4, R1, R2 : So sánh R1 và R2 bằng cách trừ R1 cho R2 và lưu giữ trạng thái trong R4 2. BGT R4, +2 : Nhảy bỏ 2 lệnh nếu R1 > R2 3. ADD R3, R0, R2 : R0 có giá trị 0. Chuyển nội dung của R2 vào R3 4. BRA +1 : nhảy bỏ 1 lệnh 5. ADD R3, R0, R1 : chuyển nội dung R1 vào R3 6. Lệnh kế Nếu R1 > R2 thì chuỗi lệnh được thi hành là 1, 2, 5, 6 được thi hành, nếu không thì chuỗi lệnh 1, 2, 3, 4, 6 được thi hành. Chuỗi các lệnh trên , trong đó có 2 lệnh nhảy, thực hiện công việc sau đây : Nếu R1 > R2 thì R3 = R1 nếu không R3 = R2 Các lệnh nhảy làm tốc độ thi hành lệnh chậm lại, trong các CPU hiện đại dùng kỹ thuật ống dẫn. Trong một vài bộ xử lý người ta dùng lệnh di chuyển có điều kiện để tránh dùng lệnh nhảy trong một vài trường hợp. Thí dụ trên đây có thể được viết lại : 1. CMP R4, R1, R2 : So sánh R1 và R2 và để các bit trạng thái trong R4. 2. ADD R3, R0, R2 : Di chuyển R2 vào R3 3. MGT R4, R3, R1 : (MGT : Move if greater than). Nếu R1 > R2 thì di chuyển R1 vào R3 II.5.3 - Vòng lặp Các lệnh vòng lặp có thể được thực hiện nhờ lệnh nhảy có điều kiện mà ta đã nói ở trên. Trong trường hợp này, ta quản lý số lần lặp lại bằng một bộ đếm vòng lặp, 30
Kiến trúc máy tính Chương II: Kiến trúc phần mềm bộ xử lý và người ta kiểm tra bộ đếm này sau mỗi vòng lặp để xem đã đủ số vòng cần thực hiện hay chưa. Bộ xử lý PowerPC có một lệnh quản lý vòng lặp BNCT Ri, độ dời Với thanh ghi Ri chứa số lần lặp lại. Lệnh này làm các công việc sau: Ri := Ri -1 Nếu Ri <> 0, PC := PC + độ dời. Nếu không thì tiếp tục thi hành lệnh kế. II.5.4 - Thâm nhập bộ nhớ ngăn xếp Ngăn xếp là một tổ chức bộ nhớ sao cho ta chỉ có thể đọc một từ ở đỉnh ngăn xếp hoặc viết một từ vào đỉnh ngăn xếp. Địa chỉ của đỉnh ngăn xếp được chứa trong một thanh ghi đặc biệt gọi là con trỏ ngăn xếp SP (Stack Pointer). Ứng với cấu trúc ngăn xếp, người ta có lệnh viết vào ngăn xếp PUSH và lệnh lấy ra khỏi ngăn xếp POP. Các lệnh này vận hành như sau: - Cho lệnh PUSH SP := SP +1 M (SP) := Ri (Ri là thanh ghi cần viết vào ngăn xếp) - Cho lệnh POP Ri := M(SP) (Ri là thanh ghi, nhận từ lấy ra khỏi ngăn xếp) SP := SP -1 Trong các bộ xử lý RISC, việc viết vào hoặc lấp ra khỏi ngăn xếp dùng các lệnh bình thường. Ví dụ thanh ghi R30 là con trỏ ngăn xếp thì việc viết vào ngăn xếp được thực hiện bằng các lệnh: ADDI R30, R30, 4 ; tăng con trỏ ngăn xếp lên 4 vì từ dài 32 bit STORE Ri, (R30) ; Viết Ri vào đỉnh ngăn xếp Việc lấy ra khỏi ngăn xếp được thực hiện bằng các lệnh : LOAD Ri, (R30) ; lấy số liệu ở đỉnh ngăn xếp và nạp vào Ri SUBI R30, R30,4 ; giảm con trỏ ngăn xếp bớt 4 II.5.5 - Các thủ tục Các thủ tục được gọi từ bất cứ nơi nào của chương trình nhờ lệnh gọi thủ tục CALL. Để khi chấm dứt việc thi hành thủ tục thì chương trình gọi được tiếp tục bình thường, ta cần lưu giữ địa chỉ trở về tức địa chỉ của lệnh sau lệnh gọi thủ tục CALL. Khi chấm dứt thi hành thủ tục, lệnh trở về RETURN nạp địa chỉ trở về vào PC. Trong các kiến trúc CISC (VAX 11, 80x86, 680x0), địa chỉ trở về được giữ ở ngăn xếp. Trong các kiến trúc RISC, một thanh ghi đặc biệt (thường là thanh ghi R31) được dùng để lưu giữ địa chỉ trở về. Lệnh gọi thủ tục là một lệnh loại JMPL Ri, lệnh này làm các tác vụ : R31 := PC ; để địa chỉ trở về trong R31 PC := Ri ; nhảy tới địa chỉ của thủ tục nằm trong thanh ghi Ri Lệnh trở về khi chấm dứt thủ tục là JMP R31, vì thanh ghi R31 chứa địa chỉ trở về. 31
Kiến trúc máy tính Chương II: Kiến trúc phần mềm bộ xử lý Việc dùng một thanh ghi đặc biệt để lưu trữ địa chỉ trở về là một giải pháp chỉ áp dụng cho các thủ tục cuối cùng, nghĩa là cho thủ tục không gọi thủ tục nào cả. Để có thể cho các thủ tục có thể gọi một thủ tục khác, ta có hai giải pháp: Giải pháp 1: có nhiều thanh ghi để lưu trữ địa chỉ trở về Giải pháp 2: lưu giữ địa chỉ trở về ở ngăn xếp. Việc gọi thủ tục có thể được thực hiện bằng chuỗi lệnh sau đây : ADDI R30, R30,4 ; R30 là con trỏ ngăn xếp STORE R31, (R30) ; lưu giữ địa chỉ trở về JMPL Ri ; gọi thủ tục Người ta dùng chuỗi lệnh sau đây để trở về chương trình gọi : LOAD R31, (R30) ; phục hồi địa chỉ trở về SUBI R30, R30,4 ; cập nhật con trỏ ngăn xếp JMP R31 ; trở về chương trình gọi Địa chỉ Bộ nhớ trong Chương trình chính Thủ tục Proc1 Thủ tục Proc2 a) Gọi thủ tục và trở về b) Diễn tiến thi hành a) Khởi tạo b) Sau lời c) Sau lời d) Trở về e) Sau lời f) Trở về g) Trở về ngăn xếp gọi thủ tục 1 gọi thủ tục 2 sau lời gọi gọi thủ tục 2 sau lời gọi sau lời gọi thủ tục2 lần2 thủ tục2 thủ tục1 Hình II.9: Gọi thủ tục và trở về khi thực hiện xong thủ tục 32
Kiến trúc máy tính Chương II: Kiến trúc phần mềm bộ xử lý Việc truyền tham số từ thủ tục gọi đến thủ tục bị gọi có thể thực hiện bằng cách dùng các thanh ghi của bộ xử lý hoặc dùng ngăn xếp. Nếu số tham số cần truyền ít, ta dùng các thanh ghi. II.6 - CÁC KIỂU ĐỊNH VỊ Kiểu định vị định nghĩa cách thức thâm nhập các toán hạng. Một vài kiểu xác định cách thâm nhập toán hạng bộ nhớ, nghĩa là cách tính địa chỉ của toán hạng, các kiểu khác xác định các toán hạng nằm trong các thanh ghi. Chú ý rằng, trong các kiểu định vị, ta cần lưu ý khi chuyển đổi dữ liệu nhị phân giữa hai kiểu định địa chỉ liên quan đến ô nhớ, vì mỗi từ máy tính gồm bốn byte, mỗi ô nhớ chứa một byte. Như vậy, một từ máy tính được lưu trong bốn ô nhớ liên tiếp trong bộ nhớ trong, có nhiều cách xác một từ máy tính, trong đó, hai cách tiêu biểu nhất là: Địa chỉ từ là x cho cả hai minh hoạ Hình II.3: Minh hoạ hai cách sắp xếp địa chỉ trong bộ nhớ - Định vị kiểu Big-Endian: byte thấp nhất được đặt trong ô nhớ có địa chỉ cao nhất (IBM, Motorolla, Sun, HP). - Định vị kiểu Little-Endian: byte thấp nhất được đặt trong ô nhớ có địa chỉ thấp nhất (Intel, DEC) Kiểu định vị Ví dụ về lệnh Giải thích Thanh ghi Add R3, R4 R3 ← R3 + R4 Tức thì Add R4, #3 R4 ← R4 + 3 Trực tiếp Add R1, (1001) R1 ← R1 + M [1001] Gián tiếp (thanh ghi) ADD R4, (R1) R4 ← R4 + M [R1] Gián tiếp (bộ nhớ) Add R1, @ (R3) R1 ← R1 + M[ M [R3]] Gián tiếp (thanh ghi + Độ dời) Add R4, 100(R1) R4 ← R4 + M[R1 + 100] Gián tiếp (thanh ghi + thanh ghi) Add R3, (R1 + R2) R3 ← R3 + M[R1 + R2] Gián tiếp ( t/g nền + t/g chỉ số + độ dời ) Add R1, 100(R2)[R3] R1←R1+M[100+R2+ d * R3] Tự tăng Add R1, (R2)+ R1 ← R1 + M[R2] R2 ← R2 +d Tự giảm Add R1, -(R2) R2 ← R2 - d R1 ← R1 + M[R2] Bảng II.4 : Kiểu định vị của một bộ xử lý có kiến trúc phần mềm kiểu thanh ghi đa dụng. 33
Kiến trúc máy tính Chương II: Kiến trúc phần mềm bộ xử lý R1, R2, R3, R4 : các thanh ghi R4 ← R3 + R4 : Cộng các thanh ghi R3 và R4 rồi để kết quả và R4 M[R1] : R1 chứa địa chỉ bộ nhớ mà toán hạng được lưu trữ M[1001] : toán hạng được lưu trữ ở địa chỉ 1001 d : số byte số liệu cần thâm nhập (d = 4 cho từ máy tính, d = 8 cho từ đôi máy tính ). Trong kiểu định vị thanh ghi, các toán hạng đều được chứa trong các thanh ghi. Trong kiểu định vị tức thì, toán hạng được chứa trong lệnh. Trong kiểu định vị trực tiếp, địa chỉ của toán hạng được chứa trong lệnh. Trong kiểu định vị gián tiếp (thanh ghi), địa chỉ toán hạng được chứa trong thanh ghi. Trong kiểu định vị gián tiếp (bộ nhớ), thanh ghi R3 chứa địa chỉ của địa chỉ của toán hạng như trong hình II.4 Bộ nhớ R 3 Ô nhớ này chứa (R3 chỉ tới địa chỉ này) địa chỉ toán hạng Toán hạng Hình II.4: Minh hoạ kiểu định vị gián tiếp (bộ nhớ) II.7 - KIỂU CỦA TOÁN HẠNG VÀ CHIỀU DÀI CỦA TOÁN HẠNG Kiểu của toán hạng thường được đưa vào trong mã tác vụ của lệnh. Có bốn kiểu toán hạng được dùng trong các hệ thống: - Kiểu địa chỉ. - Kiểu dạng số: số nguyên, dấu chấm động, - Kiểu dạng chuỗi ký tự: ASCII, EBIDEC, - Kiểu dữ liệu logic: các bit, cờ, Tuy nhiên một số ít máy tính dùng các nhãn để xác định kiểu toán hạng. Thông thường loại của toán hạng xác định luôn chiều dài của nó. Toán hạng thường có chiều dài là byte (8 bit), nữa từ máy tính (16 bit), từ máy tính (32 bit), từ đôi máy tính (64 bit). Đặc biệt, kiến trúc PA của hãng HP (Hewlet Packard) có khả năng tính toán với các số thập phân BCD. Một vài bộ xử lý có thể xử lý các chuỗi ký tự. II.8 - TÁC VỤ MÀ LỆNH THỰC HIỆN Bảng II.5 cho các loại tác vụ mà một máy tính có thể thực hiện. Trên tất cả máy tính ta đều thấy 3 loại đầu tiên (tính toán số học và luận lý, di chuyển số liệu, chuyển điều khiển). Tuỳ theo kiến trúc của mỗi máy tính, người ta có thể thấy 0 hoặc vài loại tác vụ trong số 5 tác vụ còn lại (hệ thống, tính toán với số có dấu chấm động, tính toán với số thập phân, tính toán trên chuỗi ký tự). Loại tác vụ Thí dụ Phép tính số nguyên và phép tính luận lý: cộng, Tính toán số học và luận lý trừ, AND, OR Di chuyển số liệu Nạp số liệu, lưu giữ số liệu 34
Kiến trúc máy tính Chương II: Kiến trúc phần mềm bộ xử lý Lệnh nhảy, lệnh vòng lặp, gọi chương trình con và trở Chuyển điều khiển về, ngắt quãng Hệ thống Gọi hệ điều hành, quản lý bộ nhớ ảo Các phép tính trên số có dấu chấm động: cộng, Tính số có dấu chấm động nhân Các phép tính trên số thập phân: cộng, nhân, đổi từ Tính số thập phân thập phân sang ký tự Tính toán trên chuỗi ký tự Chuyển, so sánh, tìm kiếm chuỗi ký tự Nén và giải nén dữ liệu hình ảnh đồ hoạ (3D) và Đồ hoạ và đa phương tiện dữ liệu đa phương tiện (hình ảnh động và âm thanh) Bảng II.5: Các tác vụ mà lệnh có thể thực hiện II.9 - KIẾN TRÚC RISC ( REDUCED INSTRUCTION SET COMPUTER) Các kiến trúc với tập lệnh phức tạp CISC (Complex Instruction Set Computer) được nghĩ ra từ những năm 1960. Vào thời kỳ này, người ta nhận thấy các chương trình dịch khó dùng các thanh ghi, rằng các vi lệnh được thực hiện nhanh hơn các lệnh và cần thiết phải làm giảm độ dài các chương trình. Các đặc tính nầy khiến người ta ưu tiên chọn các kiểu ô nhớ - ô nhớ và ô nhớ - thanh ghi, với những lệnh phức tạp và dùng nhiều kiểu định vị. Điều này dẫn tới việc các lệnh có chiều dài thay đổi và như thế thì dùng bộ điều khiển vi chương trình là hiệu quả nhất. Bảng II.6 cho các đặc tính của vài máy CISC tiêu biểu. Ta nhận thấy cả ba máy đều có điểm chung là có nhiều lệnh, các lệnh có chiều dài thay đổi. Nhiều cách thực hiện lệnh và nhiều vi chương trình được dùng. Tiến bộ trong lãnh vực mạch kết (IC) và kỹ thuật dịch chương trình làm cho các nhận định trước đây phải được xem xét lại, nhất là khi đã có một khảo sát định lượng về việc dùng tập lệnh các máy CISC. Bộ xử lý IBM 370/168 DEC 11/780 iAPX 432 Năm sản xuất 1973 1978 1982 Số lệnh 208 303 222 Bộ nhớ vi chương trình 420 KB 480 KB 64 KB Chiều dài lệnh (tính 16 - 48 16 - 456 6 - 321 bằng bit) Kỹ thuật chế tạo ECL - MSI TTl - MSI NMOS VLSI Cách thực hiện lệnh Thanh ghi- thanh ghi Thanh ghi - thanh ghi Ngăn xếp Thanh ghi - bộ nhớ Thanh ghi - bộ nhớ Bộ nhớ- bộ nhớ Bộ nhớ - bộ nhớ Bộ nhớ - bộ nhớ Dung lượng cache 64 KB 64 KB 0 Bảng II.6: Đặc tính của một vài máy CISC Ví dụ, chương trình dịch đã biết sử dụng các thanh ghi và không có sự khác biệt đáng kể nào khi sử dụng ô nhớ cho các vi chương trình hay ô nhớ cho các chương trình. Điều này dẫn tới việc đưa vào khái niệm về một máy tính với tập lệnh rút gọn RISC vào đầu những năm 1980. Các máy RISC dựa chủ yếu trên một tập lệnh cho phép thực hiện kỹ thuật ống dẫn một cách thích hợp nhất bằng cách thiết kế các lệnh 35
Kiến trúc máy tính Chương II: Kiến trúc phần mềm bộ xử lý có chiều dài cố định, có dạng đơn giản, dễ giải mã. Máy RISC dùng kiểu thực hiện lệnh thanh ghi - thanh ghi. Chỉ có các lệnh ghi hoặc đọc ô nhớ mới cho phép thâm nhập vào ô nhớ. Bảng II.7 diễn tả ba mẫu máy RISC đầu tiên: mẫu máy của IBM (IBM 801) của Berkeley (RISC1 của Patterson) và của Stanford (MIPS của Hennessy). Ta nhận thấy cả ba máy đó đều có bộ điều khiển bằng mạch điện (không có ô nhớ vi chương trình), có chiều dài các lệnh cố định (32 bits), có một kiểu thi hành lệnh (kiểu thanh ghi - thanh ghi) và chỉ có một số ít lệnh. Bộ xử lý IBM 801 RISC1 MIPS Năm sản xuất 1980 1982 1983 Số lệnh 120 39 55 Dung lượng bộ nhớ 0 0 0 vi chương trình Độ dài lệnh (tính 32 32 32 bằng bit) Kỹ thuật chế tạo ECL MSI NMOS VLSI NMOS VLSI Cách thực hiện lệnh Thanh ghi-thanh ghi Thanh ghi-thanh ghi Thanh ghi-thanh ghi Bảng II.7 : Đặc tính của ba mẫu đầu tiên máy RISC Tóm lại, ta có thể định nghĩa mạch xử lý RISC bởi các tính chất sau: - Có một số ít lệnh (thông thường dưới 100 lệnh ). - Có một số ít các kiểu định vị (thông thường hai kiểu: định vị tức thì và định vị gián tiếp thông qua một thanh ghi). - Có một số ít dạng lệnh (một hoặc hai) - Các lệnh đều có cùng chiều dài. - Chỉ có các lệnh ghi hoặc đọc ô nhớ mới thâm nhập vào bộ nhớ. - Dùng bộ tạo tín hiệu điều khiển bằng mạch điện để tránh chu kỳ giải mã các vi lệnh làm cho thời gian thực hiện lệnh kéo dài. - Bộ xử lý RISC có nhiều thanh ghi để giảm bớt việc thâm nhập vào bộ nhớ trong. Ngoài ra các bộ xử lý RISC đầu tiên thực hiện tất cả các lệnh trong một chu kỳ máy. Bộ xử lý RISC có các lợi điểm sau : - Diện tích của bộ xử lý dùng cho bộ điều khiển giảm từ 60% (cho các bộ xử lý CISC) xuống còn 10% (cho các bộ xử lý RISC). Như vậy có thể tích hợp thêm vào bên trong bộ xử lý các thanh ghi, các cổng vào ra và bộ nhớ cache - Tốc độ tính toán cao nhờ vào việc giải mã lệnh đơn giản, nhờ có nhiều thanh ghi (ít thâm nhập bộ nhớ), và nhờ thực hiện kỹ thuật ống dẫn liên tục và có hiệu quả (các lệnh đều có thời gian thực hiện giống nhau và có cùng dạng). - Thời gian cần thiết để thiết kế bộ điều khiển là ít. Điều này góp phần làm giảm chi phí thiết kế. - Bộ điều khiển trở nên đơn giản và gọn làm cho ít rủi ro mắc phải sai sót mà ta gặp thường trong bộ điều khiển. Trước những điều lợi không chối cãi được, kiến trúc RISC có một số bất lợi: 36
Kiến trúc máy tính Chương II: Kiến trúc phần mềm bộ xử lý ¾ Các chương trình dài ra so với chương trình viết cho bộ xử lý CISC. Điều này do các nguyên nhân sau : + Cấm thâm nhập bộ nhớ đối với tất cả các lệnh ngoại trừ các lệnh đọc và ghi vào bộ nhớ. Do đó ta buộc phải dùng nhiều lệnh để làm một công việc nhất định. + Cần thiết phải tính các địa chỉ hiệu dụng vì không có nhiều cách định vị. + Tập lệnh có ít lệnh nên các lệnh không có sẵn phải được thay thế bằng một chuỗi lệnh của bộ xử lý RISC. ¾ Các chương trình dịch gặp nhiều khó khăn vì có ít lệnh làm cho có ít lựa chọn để diễn dịch các cấu trúc của chương trình gốc. Sự cứng nhắc của kỹ thuật ống dẫn cũng gây khó khăn. ¾ Có ít lệnh trợ giúp cho ngôn ngữ cấp cao. Các bộ xử lý CISC trợ giúp mạnh hơn các ngôn ngữ cao cấp nhờ có tập lệnh phức tạp. Hãng Honeywell đã chế tạo một máy có một lệnh cho mỗi động từ của ngôn ngữ COBOL. Các tiến bộ gần đây cho phép xếp đặt trong một vi mạch, một bộ xử lý RISC nền và nhiều toán tử chuyên dùng. Thí dụ, bộ xử lý 860 của Intel bao gồm một bộ xử lý RISC, bộ làm tính với các số lẻ và một bộ tạo tín hiệu đồ hoạ. II.10 - KIỂU ĐỊNH VỊ TRONG CÁC BỘ XỬ LÝ RISC Trong bộ xử lý RISC, các lệnh số học và logic chỉ được thực hiện theo kiểu thanh ghi và tức thì, còn những lệnh đọc và ghi vào bộ nhớ là những lệnh có toán hạng bộ nhớ thì được thực hiện với những kiểu định vị khác. II.10.1 - Kiểu định vị thanh ghi Đây là kiểu định vị thường dùng cho các bộ xử lý RISC, các toán hạng nguồn và kết quả đều nằm trong thanh ghi mà số thứ tự được nêu ra trong lệnh. Hình II.5 cho vài ví dụ về kiểu thanh ghi và dạng các lệnh tương ứng trong một vài kiến trúc RISC. MIPS Op code Nguồn 1 Nguồn 2 Đích Dịch chuyển Hàm 6 5 5 5 5 6 SPARC Op code Đích Op code Nguồn 1 0 Khoảng trống Nguồn 2 2 5 6 5 1 khác 5 8 Power Op code Đích Nguồn 1 Nguồn 2 Op code mở rộng 0 PC 6 5 5 5 10 1 ALPHA Op code Nguồn 1 Nguồn 2 0 Op code mở Đích 6 5 5 3 1 rộng 5 7 Hình II.5 : Dạng lệnh trong kiểu định vị thanh ghi - thanh ghi cho vài CPU RISC II.10.2 - Kiểu định vị tức thì Trong kiểu này, toán hạng là một số có dấu, được chứa ngay trong lệnh. Hình II.6 cho ta vài ví dụ về dạng lệnh kiểu tức thì. 37
Kiến trúc máy tính Chương II: Kiến trúc phần mềm bộ xử lý MIPS Op code Thanh ghi Thanh ghi Số có dấu ( toán hạng tức thì ) nguồn đích 16 6 5 5 SPARC Op Thanh ghi Op code Thanh ghi 1 Toán hạng tức thì có dấu code đích nguồn 2 5 6 5 1 13 ALPHA Op code Thanh ghi Toán 1 Op code Thanh ghi nguồn hạng tức mở rộng đích 6 5 thì > 0 1 7 5 8 Power Op code Thanh ghi Thanh ghi Toán hạng tức thì có dấu PC đích nguồn 6 5 5 16 Hình II.6 : Dạng lệnh trong kiểu định vị thanh ghi - tức thì cho vài CPU RISC II.10.3 - Kiểu định vị trực tiếp Trong kiểu này địa chỉ toán hạng nằm ngay trong lệnh (hình II.6). Ví dụ, kiểu định vị trực tiếp được dùng cho các biến của hệ điều hành, người sử dụng không có quyền thâm nhập các biến này. MIPS Op code Thanh ghi Thanh ghi Độ dời có dấu địa chỉ số liệu 6 5 5 16 SPARC Op Thanh Op code Thanh ghi 1 Độ dời có dấu code ghi địa chỉ 1 13 2 số liệu 6 5 5 ALPHA Op code Thanh ghi Thanh ghi Độ dời có dấu số liệu địa chỉ 6 5 5 16 Power Op code Thanh ghi Thanh ghi Độ dời có dấu PC số liệu địa chỉ 6 5 5 16 Hình II.7 : Dạng lệnh thâm nhập bộ nhớ trong của vài kiến trúc RISC II.10.4 - Kiểu định vị gián tiếp bằng thanh ghi + độ dời Đây là kiểu đặc thù cho các kiến trúc RISC. Địa chỉ toán hạng được tính như sau : Địa chỉ toán hạng = Thanh ghi (địa chỉ ) + độ dời. Ta để ý rằng kiểu định vị trực tiếp chỉ là một trường hợp đặc biệt của kiểu này khi thanh ghi (địa chỉ) = 0. Trong các bộ xử lý RISC, một thanh ghi (R0 hoặc R31) được mắc vào điện thế thấp (tức là 0) và ta có định vị trực tiếp khi dùng thanh ghi đó như là thanh ghi địa chỉ. II.10.5 - Kiểu định vị tự tăng Một vài bộ xử lý RISC, ví dụ bộ xử lý PowerPC, dùng kiểu định vị này. 38
Kiến trúc máy tính Chương II: Kiến trúc phần mềm bộ xử lý II.11 - NGÔN NGỮ CẤP CAO VÀ NGÔN NGỮ MÁY Trong chi phí cho một hệ thống tin học, bao gồm giá tiền của máy tính, giá tiền các phần mềm hệ thống và các phần mềm ứng dụng, thì chi phí cho triển khai phần mềm luôn lớn hơn chi phí mua phần cứng. Vì thế các nhà tin học đã triển khai từ lâu các ngôn ngữ gọi là ngôn ngữ cấp cao. Ngôn ngữ cấp cao dùng các lệnh có cấu trúc gần với ngôn ngữ thông thường hơn ngôn ngữ máy. Các ngôn ngữ cấp cao nổi tiếng là: FORTRAN cho tính toán khoa học, COBOL cho quản lý, LISP và PROLOG dùng trong trí tuệ nhân tạo, PASCAL, C, ADA Điểm chính của các ngôn ngữ này là sự cô động và sự độc lập đối với mọi bộ xử lý. Sự độc lập đối với mọi máy tính có nghĩa là có thể được thi hành trên mọi kiến trúc phần mềm của bộ xử lý, với điều kiện là phải có chương trình dịch để dịch chương trình viết bằng ngôn ngữ cấp cao thành chương trình mã máy của máy tính đang sử dụng. Ở đây, chúng ta không quan tâm đến các đặc tính của ngôn ngữ cấp cao mà chỉ quan tâm đến quan hệ của nó đối với ngôn ngữ máy. Thậy vậy, muốn cho một chương trình ngôn ngữ máy được thực hiện một cách hữu hiệu thì chương trình dịch phải dịch hữu hiệu các lệnh của ngôn ngữ cấp cao thành lệnh mã máy. Muốn thế thì kiến trúc phần mềm của bộ xử lý rất quan trọng đối với chương trình dịch. Quá trình chuyển đổi từ ngôn ngữ cấp cao sang ngôn ngữ máy: một bộ biên dịch (Compiler) chuyển đổi ngôn ngữ cấp cao (độc lập với kiến trúc phần mềm) sang dạng hợp ngữ (phụ thuộc kiến trúc phần mềm). Một chương trình dịch hợp ngữ (Assembler) chuyển đổi một chương trình viết bằng hợp ngữ (Assembly Language) sang ngôn ngữ máy để máy tính có thể thực hiện được chương trình đó . temp = v[k]; Chương trình bằng v[k] = v[k+1]; ngôn ngữ cấp cao v[k+1] = temp; Trình biên dịch (Compiler) lw $15, 0($2) Chương trình bằng hợp lw $16, 4($2) ngữ sw $16, 0($2) sw $15, 4($2) Bộ dịch hợp ngữ (Assembler) Chương trình bằng 0000 1001 1100 0110 1010 1111 0101 1000 ngôn ngữ máy 1010 1111 0101 1000 0000 1001 1100 0110 1100 0110 1010 1111 0101 1000 0000 1001 0101 1000 0000 1001 1100 0110 1010 1111 Hình II.10: Mô tả quá trình chuyển đổi từ ngôn ngữ cấp cao sang ngôn ngữ máy Trước đây, kỹ thuật chế tạo các bộ xử lý còn kém, việc quyết định một kiến trúc phần mềm nào đó cho một bộ xử lý nhằm giúp ích cho lập trình bằng hợp ngữ. Người ta đã cố gắng tách kiến trúc phần mềm của bộ xử lý ra khỏi việc thực hiện các chương trình dịch hữu hiệu. Nhưng dần dần, với sự tiến bộ trong công nghệ chế tạo máy tính, người ta bắt đầu nghĩ tới thiết kế các kiến trúc phần mềm làm giảm nhẹ các công việc của chương trình dịch của những ngôn ngữ cấp cao. Trong những năm 39
Kiến trúc máy tính Chương II: Kiến trúc phần mềm bộ xử lý 1970, người ta đã cố gắng giảm bớt chi phí phát triển phần mềm bằng cách thiết kế các kiến trúc bộ xử lý có những chức năng mà những bộ xử lý trước đó phải dùng một phần mềm để thực hiện. Do vậy các kiến trúc phần mềm mạnh như kiến trúc phần mềm của máy VAX, đã được thực hiện. Máy VAX có nhiều kiểu định vị và một tập lệnh phong phú có thể sử dụng nhiều kiểu dữ liệu. Tuy nhiên, vào đầu những năm 1980, với sự tiến bộ của công nghệ viết các chương trình dịch, người ta đã xem xét lại các kiến trúc phần mềm phức tạp và có chuyển hướng chế tạo các kiến trúc phần mềm đơn giản và hữu hiệu. Chính vì vậy mà các máy tính dùng bộ xử lý kiểu RISC (Reduced Instruction Set Computer) đã ra đời. Với những tiến bộ không ngừng của công nghệ chế tạo máy tính, của công nghệ viết chương trình dịch và của công nghệ lập trình, người ta đang tiến tới chế tạo các kiến trúc phần mềm hấp dẫn hơn trong tương lai. 40
Kiến trúc máy tính Chương II: Kiến trúc phần mềm bộ xử lý CÂU HỎI ÔN TẬP VÀ BÀI TẬP CHƯƠNG II 1. Các thành phần của một hệ máy tính đơn giản 2. Nhiệm vụ của mỗi bus trong hệ thống bus của một hệ máy tính đơn giản? Tại sao trong thực tế cần có một hệ thống bus vào ra? 3. Mô tả các kiểu thi hành lệnh của một máy tính. Tại sao kiểu thi hành lệnh thanh ghi – thanh ghi được dùng nhiều hiện tại? 4. Mô tả mỗi kiểu định vị trong các kiểu định vị mà một CPU có thể có. Cho CPU RISC, các kiểu định vị nào thường được dùng nhất? 5. Sự khác biệt giữa CPU RISC và CPU CISC? 6. Trong CPU Power PC, giả sử mã tác vụ của lệnh ADD là 011010. Viết lệnh mã máy tương ứng với ADD R1, R19, #-15673 41
Kiến trúc máy tính Chương III: Tổ chức bộ xử lý Chương III: TỔ CHỨC BỘ XỬ LÝ Mục đích: Giới thiệu cấu trúc của bộ xử lý trung tâm: tổ chức, chức năng và nguyên lý hoạt động của các bộ phận bên trong bộ xử lý: đường đi của dữ liệu, bộ điều khiển tạo ra sự vận chuyển tín hiệu bên trong bộ xử lý nhằm thực hiện tập lệnh tương ứng với kiến trúc phần mềm đã đề ra. Mô tả diễn tiến thi hành một lệnh mã máy, đây là cơ sở để hiểu được các hoạt động xử lý lệnh trong các kỹ thuật ống dẫn, siêu ống dẫn, siêu vô hướng, Một số kỹ thuật xử lý thông tin: ống dẫn, siêu ống dẫn, siêu vô hướng, máy tính có lệnh thật dài, máy tính véc-tơ, xử lý song song và kiến trúc IA-64 Yêu cầu: Sinh viên phải nắm vững cấu trúc của bộ xử lý trung tâm và diễn tiến thi hành một lệnh mã máy, vì đây là cơ sở để hiểu được các hoạt động xử lý lệnh trong các kỹ thuật xử lý thông tin trong máy tính. Bộ xử lý được chia chủ yếu thành hai bộ phận: Phần điều khiển và phần đường đi của dữ liệu (data path) như được vẽ trong hình III.1. III.1. ĐƯỜNG ĐI CỦA DỮ LIỆU Phần đường đi dữ liệu gồm có bộ phận làm tính và luận lý (ALU: Arithmetic and Logic Unit), các mạch dịch, các thanh ghi và các đường nối kết các bộ phận trên. Phần này chứa hầu hết các trạng thái của bộ xử lý. Ngoài các thanh ghi tổng quát, phần đường đi dữ liệu còn chứa thanh ghi đếm chương trình (PC: Program Counter), thanh ghi trạng thái (SR: Status Register), thanh ghi đệm TEMP (Temporary), các thanh ghi địa chỉ bộ nhớ (MAR: Memory Address Register), thanh ghi số liệu bộ nhớ (MBR: Memory Buffer Register), bộ đa hợp (MUX: Multiplexor), đây là điểm cuối của các kênh dữ liệu - CPU và bộ nhớ, với nhiệm vụ lập thời biểu truy cập bộ nhớ từ CPU và các kênh dữ liệu, hệ thống bus nguồn (S1, S2) và bus kết quả (Dest). Nhiệm vụ chính của phần đường đi dữ liệu là đọc các toán hạng từ các thanh ghi tổng quát, thực hiện các phép tính trên toán hạng này trong bộ làm tính và luận lý ALU và lưu trữ kết quả trong các thanh ghi tổng quát. Ở ngã vào và ngã ra các thanh ghi tổng quát có các mạch chốt A, B, C. Thông thường, số lượng các thanh ghi tổng quát là 32. Phần đường đi của dữ liệu chiếm phân nửa diện tích của bộ xử lý nhưng là phần dễ thiết kế và cài đặt trong bộ xử lý. 42
Kiến trúc máy tính Chương III: Tổ chức bộ xử lý BỘ XỬ LÝ BUS S1 S2 BUS DEST Ngã vào Ngã ra ALU B Ộ Ngã vào Đ I A Ề Dãy các thanh ghi C U B K TEMP H I PC Ể N SR MAR IR MBR MUX Ngã vào dữ liệu BỘ NHỚ TRONG Địa chỉ Ngã ra dữ liệu Hình III.1: Tổ chức của một xử lý điển hình (Các đường không liên tục là các đường điều khiển) 43
Kiến trúc máy tính Chương III: Tổ chức bộ xử lý III.2. BỘ ĐIỀU KHIỂN Bộ điều khiển tạo các tín hiệu điều khiển di chuyển số liệu (tín hiệu di chuyển số liệu từ các thanh ghi đến bus hoặc tín hiệu viết vào các thanh ghi), điều khiển các tác vụ mà các bộ phận chức năng phải làm (điều khiển ALU, điều khiển đọc và viết vào bộ nhớ trong ). Bộ điều khiển cũng tạo các tín hiệu giúp các lệnh được thực hiện một cách tuần tự. Việc cài đặt bộ điều khiển có thể dùng một trong hai cách sau: dùng mạch điện tử hoặc dùng vi chương trình (microprogram). III.2.1. Bộ điều khiển mạch điện tử Để hiểu được vận hành của bộ điều khiển mạch điện tử, chúng ta xét đến mô tả về Automate trạng thái hữu hạn: có nhiều hệ thống hay nhiều thành phần mà ở mỗi thời điểm xem xét đều có một trạng thái (state). Mục đích của trạng thái là ghi nhớ những gì có liên quan trong quá trình hoạt động của hệ thống. Vì chỉ có một số trạng thái nhất định nên nói chung không thể ghi nhớ hết toàn bộ lịch sử của hệ thống, do vậy nó phải được thiết kế cẩn thận để ghi nhớ những gì quan trọng. Ưu điểm của hệ thống (chỉ có một số hữu hạn các trạng thái) đó là có thể cài đặt hệ thống với một lượng tài nguyên cố định. Chẳng hạn, chúng ta có thể cài đặt Automate trạng thái hữu hạn trong phần cứng máy tính ở dạng mạch điện hay một dạng chương trình đơn giản, trong đó, nó có khả năng quyết định khi chỉ biết một lượng giới hạn dữ liệu hoặc bằng cách dùng vị trí trong đoạn mã lệnh để đưa ra quyết định. Dây điều khiển Bộ điều khiển dùng mạch điện Automate Ngã ra Đường đi trạng thái hữu hạn dữ liệu Trạng Thái tương lai Trạng thái Xung Ngã vào nhịp IR Hình III.2: Nguyên tắc vận hành của bộ điều khiển dùng mạch điện Hình III.2 cho thấy nguyên tắc của một bộ điều khiển bằng mạch điện. Các đường điều khiển của phần đường đi số liệu là các ngã ra của một hoặc nhiều Automate trạng thái hữu hạn. Các ngã vào của Automate gồm có thanh ghi lệnh, thanh ghi này chứa lệnh phải thi hành và những thông tin từ bộ đường đi số liệu. Ứng với 44
Kiến trúc máy tính Chương III: Tổ chức bộ xử lý cấu hình các đường vào và trạng thái hiện tại, Automate sẽ cho trạng thái tương lai và các đường ra tương ứng với trạng thái hiện tại. Automate được cài đặt dưới dạng là một hay nhiều mạch mảng logic lập trình được (PLA: Programmable Logic Array) hoặc các mạch logic ngẫu nhiên. Kỹ thuật điều khiển này đơn giản và hữu hiệu khi các lệnh có chiều dài cố định, có dạng thức đơn giản. Nó được dùng nhiều trong các bộ xử lý RISC. III.2.2. Bộ điều khiển vi chương trình: Dây diều khiển Bộ điều khiển vi chương trình Bộ nhớ vi chương Ngã ra trình Đường đi dữ liệu phần vi địa xung nhịp chỉ PC của vi CT tiếp theo + 1 Xác định địa chỉ của vi lệnh tiêp theo IR Hình III.3: Nguyên tắc vận hành của bộ điều khiển vi chương trình Sơ đồ nguyên tắc của bộ điều khiển dùng vi chương trình được trình bày ở hình III.3. Trong kỹ thuật này, các đường dây điều khiển của bộ đường đi dữ liệu ứng với các ngã ra của một vi lệnh nằm trong bộ nhớ vi chương trình. Việc điều khiển các tác vụ của một lệnh mã máy được thực hiện bằng một chuỗi các vi lệnh. Một vi máy tính nằm bên trong bộ điều khiển thực hiện từng lệnh của vi chương trình này. Chính vi máy tính này điều khiển việc thực hiện một cách tuần tự các vi lệnh để hoàn thành tác vụ mà lệnh mã máy phải thực hiện. Các tác vụ của lệnh mã máy cũng tuỳ thuộc vào trạng thái của phần đường đi dữ liệu. Bộ điều khiển bằng vi chương trình được dùng rộng rãi trong các bộ xử lý CISC. Bộ xử lý này có tập lệnh phức tạp với các lệnh có chiều dài khác nhau và có dạng thức phức tạp. Trong các bộ xử lý CISC, người ta cài đặt một lệnh mã máy bằng cách viết một vi chương trình. Như vậy công việc khá đơn giản và rất hữu hiệu. Các sai sót trong thiết kế automat điều khiển cũng dễ sửa đổi. 45
Kiến trúc máy tính Chương III: Tổ chức bộ xử lý III.3. DIỄN TIẾN THI HÀNH LỆNH MÃ MÁY Việc thi hành một lệnh mã máy có thể chia thành 5 giai đoạn: Đọc lệnh (IF: Instruction Fetch) Giải mã lệnh (ID: Instruction Decode) Thi hành lệnh (EX: Execute) Thâm nhập bộ nhớ trong hoặc nhảy (MEM: Memory access) Lưu trữ kết quả (RS: Result Storing). Mỗi giai đoạn được thi hành trong một hoặc nhiều chu kỳ xung nhịp. 1. Đọc lệnh: MAR ← PC IR ← M[MAR] Bộ đếm chương trình PC được đưa vào MAR . Lệnh được đọc từ bộ nhớ trong, tại các ô nhớ có địa chỉ nằm trong MAR và được đưa vào thanh ghi lệnh IR. 2. Giải mã lệnh và đọc các thanh ghi nguồn: A ← Rs1 B ← Rs2 PC ← PC + 4 Lệnh được giải mã. Kế đó các thanh ghi Rs1 và Rs2 được đưa vào A và B. Thanh ghi PC được tăng lên để chỉ tới lệnh kế đó. Để hiểu rõ giai đoạn này, ta lấy dạng thức của một lệnh làm tính tiêu biểu sau đây: Mã lệnh Thanh ghi Rs1 Thanh ghi Rs2 Thanh ghi Rd Tác vụ bit 6 5 5 5 11 Các thanh ghi nguồn Rs1 và Rs2 được sử dụng tuỳ theo tác vụ, kết quả được đặt trong thanh ghi đích Rd. Ta thấy việc giải mã được thực hiện cùng lúc với việc đọc các thanh ghi Rs1 và Rs2 vì các thanh ghi này luôn nằm tại cùng vị trí ở trong lệnh. 3. Thi hành lệnh: Tuỳ theo loại lệnh mà một trong ba nhiệm vụ sau đây được thực hiện: - Liên hệ tới bộ nhớ MAR ← Địa chỉ do ALU tính tuỳ theo kiểu định vị (Rs2). MBR ← Rs1 Địa chỉ hiệu dụng do ALU tính được đưa vào MAR và thanh ghi nguồn Rs1 được đưa vào MBR để được lưu vào bộ nhớ trong. 46
Kiến trúc máy tính Chương III: Tổ chức bộ xử lý - Một lệnh của ALU Ngã ra ALU ← Kết quả của phép tính ALU thực hiện phép tính xác định trong mã lệnh, đưa kết quả ra ngã ra. - Một phép nhảy Ngã ra ALU ← Địa chỉ lệnh tiếp theo do ALU tính. ALU cộng địa chỉ của PC với độ dời để làm thành địa chỉ đích và đưa địa chỉ này ra ngã ra. Nếu là một phép nhảy có điều kiện thì thanh ghi trạng thái được đọc quyết định có cộng độ dời vào PC hay không. 4. Thâm nhập bộ nhớ trong hoặc nhảy lần cuối Giai đoạn này thường chỉ được dùng cho các lệnh nạp dữ liệu, lưu giữ dữ liệu và lệnh nhảy. - Tham khảo đến bộ nhớ: MBR ← M[MAR] hoặc M[MAR] ← MBR Số liệu được nạp vào MBR hoặc lưu vào địa chỉ mà MAR trỏ đến. - Nhảy: If (điều kiện), PC ← ngả ra ALU Nếu điều kiện đúng, ngã ra ALU được nạp vào PC. Đối với lệnh nhảy không điều kiện, ngả ra ALU luôn được nạp vào thanh ghi PC. 5. Lưu trữ kết quả Rd ← Ngã ra ALU hoặc Rd ← MBR Lưu trữ kết quả trong thanh ghi đích. III.4. NGẮT QUÃNG (INTERRUPT) Ngắt quãng là một sự kiện xảy ra một cách ngẫu nhiên trong máy tính và làm ngưng tính tuần tự của chương trình (nghĩa là tạo ra một lệnh nhảy). Phần lớn các nhà sản xuất máy tính (ví dụ như IBM, INTEL) dùng từ ngắt quãng để ám chỉ sự kiện này, tuy nhiên một số nhà sản xuất khác dùng từ “ngoại lệ”, “lỗi”, “bẩy” để chỉ định hiện tượng này. Bộ điều khiển của CPU là bộ phận khó thực hiện nhất và ngắt quãng là phần khó thực hiện nhất trong bộ điều khiển. Để nhận biết được một ngắt quãng lúc đang thi hành một lệnh, ta phải biết điều chỉnh chu kỳ xung nhịp và điều này có thể ảnh hưởng đến hiệu quả của máy tính. Người ta đã nghỉ ra “ngắt quãng” là để nhận biết các sai sót trong tính toán số học, và để ứng dụng cho những hiện tượng thời gian thực. Bây giờ, ngắt quãng được dùng cho các công việc sau đây: Ngoại vi đòi hỏi nhập hoặc xuất số liệu. Người lập trình muốn dùng dịch vụ của hệ điều hành. 47
Kiến trúc máy tính Chương III: Tổ chức bộ xử lý Cho một chương trình chạy từng lệnh. Làm điểm dừng của một chương trình. Báo tràn số liệu trong tính toán số học. Trang bộ nhớ thực sự không có trong bộ nhớ. Báo vi phạm vùng cấm của bộ nhớ. Báo dùng một lệnh không có trong tập lệnh. Báo phần cứng máy tính bị hư. Báo điện bị cắt. Dù rằng ngắt quãng không xảy ra thường xuyên nhưng bộ xử lý phải được thiết kế sao cho có thể lưu giữ trạng thái của nó trước khi nhảy đi phục vụ ngắt quãng. Sau khi thực hiện xong chương trình phục vụ ngắt, bộ xử lý phải khôi phục trạng thái của nó để có thể tiếp tục công việc. Để đơn giản việc thiết kế, một vài bộ xử lý chỉ chấp nhận ngắt sau khi thực hiện xong lệnh đang chạy. Khi một ngắt xảy ra, bộ xử lý thi hành các bước sau đây: 1. Thực hiện xong lệnh đang làm. 2. Lưu trữ trạng thái hiện tại. 3. Nhảy đến chương trình phục vụ ngắt 4. Khi chương trình phục vụ chấm dứt, bộ xử lý khôi phục lại trạng thái cũ của nó và tiếp tục thực hiện chương trình mà nó đang thực hiện khi bị ngắt. III.5. KỸ THUẬT ỐNG DẪN (PIPELINE) Đây là một kỹ thuật làm cho các giai đoạn khác nhau của nhiều lệnh được thi hành cùng một lúc. Ví dụ: Chúng ta có những lệnh đều đặn, mỗi lệnh được thực hiện trong cùng một khoản thời gian. Giả sử, mỗi lệnh được thực hiện trong 5 giai đoạn và mỗi giai đoạn được thực hiện trong 1 chu kỳ xung nhịp. Các giai đoạn thực hiện một lệnh là: lấy lệnh (IF: Instruction Fetch), giải mã (ID: Instruction Decode), thi hành (EX: Execute), thâm nhập bộ nhớ (MEM: Memory Access), lưu trữ kết quả (RS: Result Storing). Hình III.4 cho thấy chỉ trong một chu kỳ xung nhịp, bộ xử lý có thể thực hiện một lệnh (bình thường lệnh này được thực hiện trong 5 chu kỳ). Chuỗi lệnh Chu kỳ xung nhịp 1 2 3 4 5 6 7 8 9 Lệnh thứ i IF ID EX MEM RS Lệnh thứ i+1 IF ID EX MEM RS Lệnh thứ i+2 IF ID EX MEM RS Lệnh thứ i+3 IF ID EX MEM RS Lệnh thứ i+4 IF ID EX MEM RS Hình III.4: Các giai đoạn khác nhau của nhiều lệnh được thi hành cùng một lúc 48
Kiến trúc máy tính Chương III: Tổ chức bộ xử lý So sánh với kiểu xử lý tuần tự thông thường, 5 lệnh được thực hiện trong 25 chu kỳ xung nhịp, thì xử lý lệnh theo kỹ thuật ống dẫn thực hiện 5 lậnh chỉ trong 9 chu kỳ xung nhịp. Như vậy kỹ thuật ống dẫn làm tăng tốc độ thực hiện các lệnh. Tuy nhiên kỹ thuật ống dẫn có một số ràng buộc: - Cần phải có một mạch điện để thi hành mỗi giai đoạn của lệnh vì tất cả các giai đoạn của lệnh được thi hành cùng lúc. Trong một bộ xử lý không dùng kỹ thuật ống dẫn, ta có thể dùng bộ làm toán ALU để cập nhật thanh ghi PC, cập nhật địa chỉ của toán hạng bộ nhớ, địa chỉ ô nhớ mà chương trình cần nhảy tới, làm các phép tính trên các toán hạng vì các phép tính này có thể xảy ra ở nhiều giai đoạn khác nhau. - Phải có nhiều thanh ghi khác nhau dùng cho các tác vụ đọc và viết. Trên hình III.4, tại một chu kỳ xung nhịp, ta thấy cùng một lúc có 2 tác vụ đọc (ID, MEM) và 1 tác vụ viết (RS). - Trong một máy có kỹ thuật ống dẫn, có khi kết quả của một tác vụ trước đó, là toán hạng nguồn của một tác vụ khác. Như vậy sẽ có thêm những khó khăn mà ta sẽ đề cập ở mục tới. - Cần phải giải mã các lệnh một cách đơn giản để có thể giải mã và đọc các toán hạng trong một chu kỳ duy nhất của xung nhịp. - Cần phải có các bộ làm tính ALU hữu hiệu để có thể thi hành lệnh số học dài nhất, có số giữ, trong một khoảng thời gian ít hơn một chu kỳ của xung nhịp. - Cần phải có nhiều thanh ghi lệnh để lưu giữ lệnh mà chúng ta phải xem xét cho mỗi giai đoạn thi hành lệnh. - Cuối cùng phải có nhiều thanh ghi bộ đếm chương trình PC để có thể tái tục các lệnh trong trường hợp có ngắt quãng. III.6. KHÓ KHĂN TRONG KỸ THUẬT ỐNG DẪN Khi thi hành lệnh trong một máy tính dùng kỹ thuật ống dẫn, có nhiều trường hợp làm cho việc thực hiện kỹ thuật ống dẫn không thực hiện được như là: thiếu các mạch chức năng, một lệnh dùng kết quả của lệnh trước, một lệnh nhảy. Ta có thể phân biệt 3 loại khó khăn: khó khăn do cấu trúc, khó khăn do số liệu và khó khăn do điều khiển. a. Khó khăn do cấu trúc: Đây là khó khăn do thiếu bộ phận chức năng, ví dụ trong một máy tính dùng kỹ thuật ống dẫn phải có nhiều ALU, nhiều PC, nhiều thanh ghi lệnh IR Các khó khăn này được giải quyết bằng cách thêm các bộ phận chức năng cần thiết và hữu hiệu. b. Khó khăn do số liệu: Lấy ví dụ trường hợp các lệnh liên tiếp sau: Lệnh 1: ADD R1, R2, R3 Lệnh 2: SUB R4, R1, R5 Lệnh 3: AND R6, R1, R7 Lệnh 4: OR R8, R1, R9 49
Kiến trúc máy tính Chương III: Tổ chức bộ xử lý Hình III.5 cho thấy R1, kết quả của lệnh 1 chỉ có thể được dùng cho lệnh 2 sau giai đoạn MEM của lệnh 1, nhưng R1 được dùng cho lệnh 2 vào giai đoạn EX của lệnh 1. Chúng ta cũng thấy R1 được dùng cho các lệnh 3 và 4. 1- ADD R1, R2, R3 IF ID EX MEM RS 2- SUB R4, R1, R5 IF ID EX MEM RS 3- AND R6, R1, R4 IF ID EX MEM RS 4- OR R8, R1, R9 IF ID EX MEM RS Hình III.5: Chuỗi lệnh minh hoạ khó khăn do số liệu. Để khắc phục khó khăn này, một bộ phận phần cứng được dùng để đưa kết quả từ ngã ra ALU trực tiếp vô một trong các thanh ghi ngã vào như trong hình III.6. CÁC THANH GHI Đa hợp Đa hợp Thanh ghi ALU đệm chứa kế t qu ả R4 R1 Hình III.6: ALU với bộ phận phần cứng đưa kết quả tính toán trở lại ngã vào Khi bộ phận phần cứng nêu trên phát hiện có dùng kết quả của ALU làm toán hạng cho liệt kê, nó tác động vào mạch đa hợp để đưa ngã ra của ALU vào ngã vào của ALU hoặc vào ngã vào của một đơn vị chức năng khác nếu cần. c. Khó khăn do điều khiển: Các lệnh làm thay đổi tính thi hành các lệnh một cách tuần tự (nghĩa là PC tăng đều đặn sau mỗi lệnh), gây khó khăn về điều khiển. Các lệnh này là lệnh nhảy đến một địa chỉ tuyệt đối chứa trong một thanh ghi, hay lệnh nhảy đến một địa chỉ xác định một cách tương đối so với địa chỉ hiện tại của bộ đếm chương trình PC. Các lệnh nhảy trên có thể có hoặc không điều kiện. Trong trường hợp đơn giản nhất, tác vụ nhảy không thể biết trước giai đoạn giải mã (xem hình III.4). Như vậy, nếu lệnh nhảy bắt đầu ở chu kỳ C thì lệnh mà chương trình 50
Kiến trúc máy tính Chương III: Tổ chức bộ xử lý nhảy tới chỉ được bắt đầu ở chu kỳ C+2. Ngoài ra, phải biết địa chỉ cần nhảy đến mà ta có ở cuối giai đoạn giải mã ID. Trong lệnh nhảy tương đối, ta phải cộng độ dời chứa trong thanh ghi lệnh IR vào thanh ghi PC. Việc tính địa chỉ này chỉ được thực hiện vào giai đoạn ID với điều kiện phải có một mạch công việc riêng biệt. Vậy trong trường hợp lệnh nhảy không điều kiện, lệnh mà chương trình nhảy đến bắt đầu thực hiện ở chu kỳ C+2 nếu lệnh nhảy bắt đầu ở chu kỳ C. Cho các lệnh nhảy có điều kiện thì phải tính toán điều kiện. Thông thường các kiến trúc RISC đặt kết quả việc so sánh vào trong thanh ghi trạng thái, hoặc vào trong thanh ghi tổng quát. Trong cả 2 trường hợp, đọc điều kiện tương đương với đọc thanh ghi. Đọc thanh ghi có thể được thực hiện trong phân nửa chu kỳ cuối giai đoạn ID. Một trường hợp khó hơn có thể xảy ra trong những lệnh nhảy có điều kiện. Đó là điều kiện được có khi so sánh 2 thanh ghi và chỉ thực hiện lệnh nhảy khi kết quả so sánh là đúng. Việc tính toán trên các đại lượng logic không thể thực hiện được trong phân nửa chu kỳ và như thế phải kéo dài thời gian thực hiện lệnh nhảy có điều kiện. Người ta thường tránh các trường hợp này để không làm giảm mức hữu hiệu của máy tính. Vậy trường hợp đơn giản, người ta có thể được địa chỉ cần nhảy đến và điều kiện nhảy cuối giai đoạn ID. Vậy có chậm đi một chu kỳ mà người ta có thể giải quyết bằng nhiều cách. Cách thứ nhất là đóng băng kỹ thuật ống dẫn trong một chu kỳ, nghĩa là ngưng thi hành lệnh thứ i+1 đang làm nếu lệnh thư i là lệnh nhảy. Ta mất trắng một chu kỳ cho mỗi lệnh nhảy. Cách thứ hai là thi hành lệnh sau lệnh nhảy nhưng lưu ý rằng hiệu quả của một lệnh nhảy bị chậm mất một lệnh. Vậy lệnh theo sau lệnh nhảy được thực hiện trước khi lệnh mà chương trình phải nhảy tới được thực hiện. Chương trình dịch hay người lập trình có nhiệm vụ xen vào một lệnh hữu ích sau lệnh nhảy. Trong trường hợp nhảy có điều kiện, việc nhảy có thể được thực hiện hay không thực hiện. Lệnh hữu ích đặt sau lệnh nhảy không làm sai lệch chương trình dù điều kiện nhảy đúng hay sai. Bộ xử lý RISC SPARC có những lệnh nhảy với huỷ bỏ. Các lệnh này cho phép thi hành lệnh sau lệnh nhảy nếu điều kiện nhảy đúng và huỷ bỏ thực hiện lệnh đó nếu điều kiện nhảy sai. III.7. SIÊU ỐNG DẪN Máy tính có kỹ thuật siêu ống dẫn bậc n bằng cách chia các giai đoạn của kỹ thuật ống dẫn đơn giản, mỗi giai đoạn được thực hiện trong khoản thời gian Tc, thành n giai đoạn con thực hiện trong khoản thời gian Tc/n. Độ hữu hiệu của kỹ thuật này tương đương với việc thi hành n lệnh trong mỗi chu kỳ Tc. Hình III.7 trình bày thí dụ về siêu ống dẫn bậc 2, có so sánh với siêu ống dẫn đơn giản. Ta thấy trong một chu kỳ Tc, máy dùng kỹ thuật siêu ống dẫn làm 2 lệnh thay vì làm1 lệnh trong máy dùng kỹ thuật ống dẫn bình thường. Trong máy tính siêu ống dẫn, tốc độ thực hiện lệnh tương đương với việc thực hiện một lệnh trong khoảng thời gian Tc/n. Các bất lợi của siêu ống dẫn là thời gian thực hiện một giai đoạn con ngắn Tc/n và việc trì hoãn trong thi hành lệnh nhảy lớn. Trong ví dụ ở hình III.7, nếu lệnh thứ i là một lệnh nhảy tương đối thì lệnh này được giải 51
Kiến trúc máy tính Chương III: Tổ chức bộ xử lý mã trong giai đoạn ID, địa chỉ nhảy đến được tính vào giai đoạn EX, lệnh phải được nhảy tới là lệnh thứ i+4, vậy có trì trệ 3 lệnh thay vì 1 lệnh trong kỹ thuật ống dẫn bình thường. i IF1 IF2 ID1 ID2 EX1 EX2 MEM1 MEM2 RS1 RS2 i+1 i+2 i+3 i+4 i+5 i IF ID EX MEM RS i+1 IF ID EX MEM RS i+2 IF ID EX MEM RS Hình III.7: Siêu ống dẫn bậc 2 so với siêu ống dẫn đơn giản. Trong khoảng thời gian Tc, máy có siêu ống dẫn làm 2 lệnh thay vì 1 lệnh như trong máy có kỹ thuật ống dẫn đơn giản. III.8. SIÊU VÔ HƯỚNG (SUPERSCALAR) Máy tính siêu vô hướng bậc n có thể thực hiện đồng thời n lệnh trong một chu kỳ xung nhịp Tc. Hình III.8 trình bày một ví dụ về sự vận hành của một máy tính siêu vô hướng bậc 2 so với một máy tính dùng kỹ thuật ống dẫn. i IF ID EX MEM RS i+1 IF ID EX MEM RS (a) i+2 IF ID EX MEM RS i+3 IF ID EX MEM RS i IF ID EX MEM RS (b) i+1 IF ID EX MEM RS Hình III.8: Siêu vô hướng (a) so với kỹ thuật ống dẫn (b). 52
Kiến trúc máy tính Chương III: Tổ chức bộ xử lý Trong một máy tính siêu vô hướng phần cứng phải quản lý việc đọc và thi hành đồng thời nhiều lệnh. Vậy nó phải có khả năng quản lý các quan hệ giữa số liệu với nhau. Cũng cần phải chọn các lệnh có khả năng được thi hành cùng một lúc. Những bộ xử lý đầu tiên đưa ra thị trường dùng kỹ thuật này là các bộ xử lý Intel i860 và IBM RS/6000. Các bộ xử lý này có khả năng thực hiện song song nhiều tác vụ trên số nguyên và trên số lẻ. Năm 1992, người ta thấy xuất hiện các bộ xử lý có nhiều bộ thực hiện tác vụ độc lập với nhau (nhiều ALU, bộ tính toán số lẻ, nạp dữ liệu, lưu dữ liệu, nhảy), có thể thực hiện song song nhiều lệnh (lệnh tính số nguyên, số lẻ, lệnh bộ nhớ, lệnh nhảy ). Số lệnh có thể được thi hành song song càng nhiều thì phần cứng thực hiện việc này càng phức tạp. III.9. MÁY TÍNH CÓ LỆNH THẬT DÀI VLIW (VERY LONG INSTRUCTION WORD) Máy tính siêu vô hướng có thể thực hiện 2 hoặc 3 lệnh trong mỗi chu kỳ xung nhịp. Do kỹ thuật ống dẫn đòi hỏi các lệnh phải phụ thuộc vào nhau nên rất khó thực hiện nhiều lệnh trong một chu kỳ. Như vậy, thay vì cố thực hiện nhiều lệnh trong một chu kỳ, người ta tìm cách đưa vào nhiều lệnh trong một từ lệnh dài. Một lệnh VLIW có thể chứa hai tác vụ tính toán số nguyên, hai tác vụ tính toán số lẻ, hai tác vụ thâm nhập bộ nhớ và một lệnh nhảy. Một lệnh như vậy được chia thành nhiều trường, mỗi trường có thể có từ 16 đến 24 bít và chiều dài của lệnh VLIW là từ 112 đến 168 bít. Có nhiều kỹ thuật tạo ra một lệnh VLIW trong đó tất cả các trường đều được dùng. Giá thành và độ phức tạp của một máy tính có lệnh thật dài tăng lên rất nhiều nếu người ta tăng số trường trong một lệnh VLIW. III.10. MÁY TÍNH VECTƠ Một máy tính vectơ bao gồm một bộ tính toán vô hướng bình thường dùng kỹ thuật ống dẫn và một bộ làm tính vectơ. Bộ tính toán vô hướng, giống như bộ xử lý dùng kỹ thuật ống dẫn, thực hiện các phép tính vô hướng, còn bộ làm tính vectơ thực hiện các phép tính vectơ. Đa số các máy tính vectơ cho phép làm các phép tính trên vectơ số nguyên, vectơ số lẻ và vectơ số logic (số Boolean). Có 2 kiểu kiến trúc máy tính vectơ: kiểu vectơ ô nhớ - ô nhớ và kiểu thanh ghi vectơ. Trong máy tính loại vectơ bộ nhớ - bộ nhớ, các phép tính vectơ được thực hiện trong bộ nhớ. Kiến trúc kiểu thanh ghi vectơ được thực hiện trong các siêu máy tính CRAY - 1, CRAY - 2, X - MP, Y - MP, trong các siêu máy tính của Nhật NEC SX/2, Fujitsu VP200 và Hitachi S820. Các máy này có một bộ nhiều thanh ghi vectơ và những tác vụ vectơ được thực hiện trên các thanh ghi này ngoại trừ các tác vụ nạp dữ liệu và lưu dữ liệu. Máy CRAY-2 (1995) có 8 thanh ghi vectơ, mỗi thanh ghi có thể chứa 64 vectơ, mỗi vectơ có chiều dài 64 bít. III.11. MÁY TÍNH SONG SONG Trong các máy tính siêu ống dẫn, siêu vô hướng, máy tính vectơ, máy tính VLIW, người ta đã dùng tính thực hiện song song các lệnh ở các mức độ khác nhau để làm tăng hiệu quả của chúng. Giới hạn về khả năng tính toán của loại máy trên cùng 53
Kiến trúc máy tính Chương III: Tổ chức bộ xử lý với sự phát triển của công nghệ máy tính khiến người ta nghĩ tới giải pháp song song theo đó người ta tăng cường hiệu quả của máy tính bằng cách tăng số lượng bộ xử lý. Các máy tính có thể sắp xếp vào 4 loại sau: 1- SISD (Single Instructions Stream, Single Data Stream): Máy tính một dòng lệnh, một dòng số liệu. 2- SIMD (Single Instructions Stream, Multiple Data Stream): Máy tính một dòng lệnh, nhiều dòng số liệu. 3- MISD (Multiple Instructions Stream, Single Data Stream):Máy tính nhiều dòng lệnh, một dòng số liệu. 4- MIMD (Multiple Instruction Stream, Multiple Data Stream): Máy tính nhiều dòng lệnh, nhiều dòng số liệu. Kiểu phân loại này đơn giản, dễ hiểu, vẫn còn hiệu lực đến hôm nay, mặc dù có những máy tính dùng kiến trúc hỗn tạp. Các máy tính SISD tương ứng với các máy một bộ xử lý mà chúng ta đã nghiên cứu. Các máy MISD kiểu máy tính này không sản xuất thương mại. Các máy SIMD có một số lớn các bộ xử lý giống nhau, cùng thực hiện một lệnh giống nhau để xử lý nhiều dòng dữ liệu khác nhau. Mỗi bộ xử lý có bộ nhớ dữ liệu riêng, nhưng chỉ có một bộ nhớ lệnh và một bộ xử lý điều khiển, bộ này đọc và thi hành các lệnh. Máy CONNECTION MACHINE 2 (65536 bộ xử lý 1 bít) của công ty Thinking Machine Inc, là một ví dụ điển hình của SIMD. Tính song song dùng trong các máy SIMD là tính song song của các dữ liệu. Nó chỉ có hiệu quả nếu cấu trúc các dữ liệu dễ dàng thích ứng với cấu trúc vật lý của các bộ xử lý thành viên. Các bộ xử lý véc-tơ và mảng thuộc loại máy tính này Các máy MIMD có kiến trúc song song, những năm gần đây, các máy MIMD nổi lên và được xem như một kiến trúc đương nhiên phải chọn cho các máy nhiều bộ xử lý dùng trong các ứng dụng thông thường, một tập hợp các bộ xử lý thực hiện một chuối các lệnh khác nhau trên các tập hợp dữ liệu khác nhau. Các máy MIMD hiện tại có thể được xếp vào ba loại hệ thống sẽ được giới thiệu trong phần tiếp theo của chương trình là: SMP (Symmetric Multiprocesors), Cluster và NUMA (Nonunifrom Memory Access) a). Một hệ thống SMP bao gồm nhiều bộ xử lý giống nhau được lắp đặt bên trong một máy tính, các bộ xử lý này kết nối với nhau bởi một hệ thống bus bên trong hay một vài sự sắp xếp chuyển mạch thích hợp. Vấn đề lớn nhất trong hệ thống SMP là sự kết hợp các hệ thống cache riêng lẻ. Vì mỗi bộ xử lý trong SMP có một cache riêng của nó, do đó, một khối dữ liệu trong bộ nhớ trong có thể tồn tại trong một hay nhiều cache khác nhau. Nếu một khối dữ liệu trong một cache của một bộ xử lý nào đó bị thay đổi sẽ dẫn đến dữ liệu trong cache của các bộ xử lý còn lại và trong bộ nhớ trong không đồng nhất. Các giao thức cache kết hợp được thiết kế để giải quyết vấn đề này. 54
Kiến trúc máy tính Chương III: Tổ chức bộ xử lý b). Trong hệ thống cluster, các máy tính độc lập được kết nối với nhau thông qua một hệ thống kết nối tốc độ cao (mạng tốc độ cao Fast Ethernet hay Gigabit) và hoạt động như một máy tính thống nhất. Mỗi máy trong hệ thống được xem như là một phần của cluster, được gọi là một nút (node). Hệ thống cluster có các ưu điểm: - Tốc độ cao: Có thể tạo ra một hệ thống cluster có khả năng xử lý mạnh hơn bất cứ một máy tính đơn lẻ nào. Mỗi cluster có thể bao gồm hàng tá máy tính, mỗi máy có nhiều bộ xử lý. - Khả năng mở rộng cao: có thể nâng cấp, mở rộng một cluster đã được cấu hình và hoạt động ổn định. - Độ tin cậy cao: Hệ thống vẫn hoạt động ổn định khi có một nút (node) trong hệ thống bị hư hỏng. Trong nhiều hệ thống, khả năng chịu lỗi (fault tolerance) được xử lý tự động bằng phần mềm. - Chi phí đầu tư thấp: hệ thống cluster có khả năng mạnh hơn một máy tính đơn lẻ mạnh nhất với chi phí thấp hơn. c). Một hệ thống NUMA (Nonunifrom Memory Access) là hệ thống đa xử lý được giới thiệu trong thời gian gần đây, đây là hệ thống với bộ nhớ chia sẻ, thời gian truy cập các vùng nhớ dành riêng cho các bộ xử lý thì khác nhau. Điều này khác với kiểu quản lý bộ nhớ trong hệ thống SMP (bộ nhớ dùng chung, thời gian truy cập các vùng nhớ khác nhau trong hệ thống cho các bộ xử lý là như nhau). Hệ thống này có những thuận lợi và bất lợi như sau: Thuận lợi: - Thực hiện hiệu quả hơn so với hệ thống SMP trong các xử lý song song. - Không thay đổi phần mềm chính. - Bộ nhớ có khả năng bị nghẽn nếu có nhiều truy cập đồng thời, nhưng điều này có thể được khắc phục bằng cách: + Cache L1&L2 được thiết kế để giảm tối thiểu tất cả các thâm nhập bộ nhớ. + Cần các phần mềm cục bộ được quản lý tốt để việc các ứng dụng hoạt động hiệu quả. + Quản trị bộ nhớ ảo sẽ chuyển các trang tới các nút cần dùng. Bất lợi: - Hệ thống hoạt động không trong suốt như SMP: việc cấp phát các trang, các quá trình có thể được thay đổi bởi các phần mềm hệ thống nếu cần. - Hệ thống phức tạp. Liên quan đến bộ nhớ trong các máy tính song song, chúng ta có thể chia thành hai nhóm máy: - Nhóm máy thứ nhất, mà ta gọi là máy có kiến trúc bộ nhớ chia sẻ, có một bộ nhớ trung tâm duy nhất được phân chia cho các bộ xử lý và một hệ thống bus chia sẻ để nối các bộ xử lý và bộ nhớ. Vì chỉ có một bộ nhớ trong nên hệ thống bộ nhớ không đủ khả năng đáp ứng nhu cầu thâm nhập bộ nhớ của một số lớn các bộ xử lý. Kiểu kiến trúc bộ nhớ chia sẻ được dùng trong hệ thống SMP. 55
Kiến trúc máy tính Chương III: Tổ chức bộ xử lý Nhóm máy thứ hai bao gồm các máy có bộ nhớ phân tán vật lý. Mỗi máy của nhóm này gồm có các nút, mỗi nút chứa một bộ xử lý, bộ nhớ, một vài ngã vào ra và một giao diện với hệ thống kết nối giữa các nút (hình III.10). Bộ xử lý Bộ xử lý Bộ xử lý L1 Cache L1 Cache L1 Cache L2 cache L2 cache L2 cache Bus dùng h Điều hợp vào ra Bộ nhớ trong dùng chung Bus nối Điều hợp ngoại vào ra vi Điều hợp vào ra Hình III.9: Máy tính song song với bộ nhớ dùng chung, hệ thống bus dùng chung BỘ XỬ BỘ XỬ BỘ XỬ LÝ LÝ LÝ + + + CACHE CACHE CACHE BỘ NHỚ I/O BỘ NHỚ I/O BỘ NHỚ I/O TRONG TRONG TRONG Hệ thống kết nối BỘ NHỚ I/O BỘ NHỚ I/O BỘ NHỚ I/O TRONG TRONG TRONG BỘ XỬ BỘ XỬ BỘ XỬ LÝ LÝ LÝ + + + CACHE CACHE CACHE Hình III.10: Cấu trúc nền của một bộ nhớ phân tán 56
Kiến trúc máy tính Chương III: Tổ chức bộ xử lý Việc phân tán bộ nhớ cho các nút có hai điểm lợi. Trước hết, đây là một cách phân tán việc thâm nhập bộ nhớ. Thứ hai, cách này làm giảm thời gian chờ đợi lúc thâm nhập bộ nhớ cục bộ. Các lợi điểm trên làm cho kiến trúc có bộ nhớ phân tán được dùng cho các máy đa xử lý có một số ít bộ xử lý. Điểm bất lợi chính của kiến trúc máy tính này là việc trao đổi dữ liệu giữa các bộ xử lý trở nên phức tạp hơn và mất nhiều thời gian hơn vì các bộ xử lý không cùng chia sẻ một bộ nhớ trong chung. Cách thực hiện việc trao đổi thông tin giữa bộ xử lý và bộ nhớ trong, và kiến trúc logic của bộ nhớ phân tán là một tính chất đặc thù của các máy tính với bộ nhớ phân tán. Có 2 phương pháp được dùng để truyền dữ liệu giữa các bộ xử lý. i). Phương pháp thứ nhất là các bộ nhớ được phân chia một cách vật lý có thể được thâm nhập với một định vị chia sẻ một cách logic, nghĩa là nếu một bộ xử lý bất kỳ có quyền truy xuất, thì nó có thể truy xuất bất kỳ ô nhớ nào. Trong phương pháp này các máy được gọi có kiến trúc bộ nhớ chia sẻ phân tán (DSM: Distributed Sharing Memory). Từ bộ nhớ chia sẻ cho biết không gian định vị bị chia sẻ. Nghĩa là cùng một địa chỉ vật lý cho 2 bộ xử lý tường ứng với cùng một ô nhớ. ii). Phương pháp thứ hai, không gian định vị bao gồm nhiều không gian định vị nhỏ không giao nhau và có thể được một bộ xử lý thâm nhập. Trong phương pháp này, một địa chỉ vật lý gắn với 2 máy khác nhau thì tương ứng với 2 ô nhớ khác nhau trong 2 bộ nhớ khác nhau. Mỗi mô-đun bộ xử lý-bộ nhớ thì cơ bản là một máy tính riêng biệt và các máy này được gọi là đa máy tính. Các máy này có thể gồm nhiều máy tính hoàn toàn riêng biệt và được nối vào nhau thành một mạng cục bộ. Hình III.11: Tổ chức kết nối của máy tính song song có bộ nhớ phân tán 57